1) Clock-lag
时钟移位
2) clock shift register
时钟移位寄存器
3) clock phase shift
时钟移相
4) clock skew
时钟偏移
1.
In this paper, the constitution of the synchronous digital system and the definition of clock skew are introduced, and a designing method for clock tree is presented.
文中介绍了同步数字系统的组成和时钟偏移的定义,提出了一种时钟树结构的设计方法,基于该方法用布局布线工具Astro对一个8051芯片进行了自动时钟树分析和指定结构的时钟树分析。
2.
The generation principle of clock skew was analyzed taking a SMIC 0.
目前的ASIC设计中,时钟偏移成为限制系统时钟频率的主要因素,时钟树综合技术通过在时钟网络中插入缓冲器来减小时钟偏移。
3.
Clock skew is in a synchronization digital integrated circuit design difficult problem.
时钟偏移是同步数字集成电路设计中的一个难题。
6) phase shifting clock
移相时钟
补充资料：移位
分子式：
CAS号：
性质：见易位
CAS号：
性质：见易位
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条