1) Decimal Frequency Divider
小数分频器
1.
Decimal Frequency Divider Design-Based on DDS;
基于DDS的小数分频器的设计
2.
This paper presents the frequency division theory and circuit design of dualmodulus preset decimal frequency divider based on FPGA.
介绍了一种基于 FPGA的双模前置小数分频器的分频原理及电路设计 ,并用 Verilog H DL编程 ,在 Model SimSE平台下实现分频器的仿真 ,并用 Xilinx公司的芯片 Spartan 3来实现。
3.
The accurate decimal frequency divider is used in the research.
研究时采用了精确小数分频器 ,将高分频倍数N ,用 2个低分频倍数K和m(K +m
2) fractional-N divider
小数分频器
1.
Approach to the Sigma-Delta fractional-N divider based on FPGA;
基于FPGA的∑-Δ小数分频器实现
3) fractional divider
小数分频器
1.
It introduces the application of sigma delta in A/D for digit fractional divider, and describes the improvement to output phase vibration in fractional divider due to the application of sigma delta.
分析了ΣΔ对 S/ N的改善作用 ,将ΣΔ在 A/ D中的应用引入到数字小数分频器中 ,简述了ΣΔ对小数分频器输出相位抖动的改善 ,提出用单级 ΣΔ累加器复用取代多级累加器级联的概念 。
2.
The article analyses the improvement of sigma delta to S/N, introduces the application of sigma delta in A/D into N digit fractional divider, simply describes the improvement of sigma delta to the output phase vibration of N fractional divider, raises the conception of repeatedly cycled utilization of a sigma delta accumulator replacting multiple accumulators.
分析了Σ-Δ对 S/ N的改善作用 ,将Σ-Δ在 A/ D中的应用引入到 N-数字小数分频器中 ,简述了Σ-Δ对 N-小数分频器输出相位抖动的改善 ,提出用单级Σ-Δ累加器级取代多级累加器级联复用概
4) fractional-N synthesizer
小数分频合成器
1.
The paper analyzes the Sigma-Delta modulation technology and gives the design solution in fractional-N synthesizer using this technology.
分析了 Σ-△调制技术 ,并把该技术应用于小数分频合成器中 ,使小数分频误差能量频谱被整型而远离载
5) fractional-N frequency synthesizer
小数分频频率合成器
1.
All analysis of quantization noise for single-loop Δ-Σ modulator for the fractional-N frequency synthesizer is based on linearization assumptions.
以往对小数分频频率合成器中的Δ-Σ调制器的量化噪声大都建立在线性分析的基础上,这样得出的量化噪声近似为高斯噪声。
2.
A fractional-N frequency synthesizer with novel dividers is proposed.
提出了一种采用新型分频器的小数分频频率合成器。
6) fractional divider
小数分频
1.
The design and implementation of fractional divider;
实用小数分频器的设计与实现
补充资料：分频器
| 分频器 frequency divider 使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器，即使在输入输出信号均为正弦波时也往往采用模数转换-数字分频-数模转换的方法来实现分频。正弦分频器除在输入信噪比低和频率极高的场合已很少使用 。对于任何一个 N 次分频器，在输入信号不变的情况下，输出信号可以有N 种间隔为2π／N 的相位。这种现象是分频作用所固有的，与分频器的具体电路无关，称为分频器输出相位多值性。脉冲分频器有很宽的工作频带，低频端实际上没有限制，高端极限频率主要决定于使用的器件，但也与电路有关系。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条