1) frequency multiplier
倍频器
1.
Design of frequency multiplier based on AD9850;
基于AD9850的倍频器设计
2.
This paper discusses the fundamental principle on designing microwave frequency multiplier,and the method of designing a kind of S-band microwave frequency multiplier.
论述微波倍频器的基本设计原理及一种S波段三倍频电路的设计方法。
3.
Summarizes the function and development actuality of microwave frequency multiplier, analyses its work principle, and sums up its realization pathway and design key.
论述了微波倍频器的作用及其发展现状 ,分析了各种微波倍频器的工作原理 ,总结了微波倍频器的实现途径及其设计要点 ,并运用CAD技术成功设计了S波段GaAsFET微波二倍频器 ,得到了较好的结果。
2) multiplier
[英]['mʌltɪplaɪə(r)] [美]['mʌltə'plaɪɚ]
倍频器
1.
Design of 20-order multiplier using step recovery diode based on ADS;
基于ADS的二十次倍频器的设计
2.
Design of a PLL Clock Frequency Multiplier for LVDS Driver;
一种用于LVDS驱动器的PLL时钟倍频器的设计
3.
By the on-off model of anti-parallel diodes,this paper describes the output current spectrum and conversion loss of PIN diode frequency multiplier,which is compared with the multipliers based on mixer diode and varactor diode.
用理想的开关模型对反向并联PIN二极管对的输出频谱和倍频损耗进行分析,与混频二极管倍频器和变容二极管倍频器进行了比较,分析了PIN二极管的倍频机理。
3) frequency doubler
倍频器
1.
Research on double-integrating A/D converter and phase locked loop frequency doubler;
双积分A/D转换器与锁相环倍频器研究
2.
The design of Ka-band frequency doubler applicable to millimeter-wave detector loading in missile is given in this paper.
文中研制了一个适用于弹载毫米波探测器结构的Ka波段倍频器,该倍频器将厘米波信号通过三次二倍频提升到Ka波段,并获得有增益的倍频输出。
3.
The clock signal is obtained by using a frequency doubler which uses a modified XOR topology,so that the complexity of the system is reduced.
改进异或门拓扑结构实现的二倍频器 ,结构简单、实用 ,降低了电路复杂度 。
4) doubler
[英]['dʌblə] [美]['dʌblɚ]
倍频器
1.
A Ka-band microstrip doubler from 17 34 GHz is designed by using high accuracy dispersion mod- el.
运用高精度色散模型设计出一种17 ~ 34 GHz的Ka波段微带二倍频器,测试结果表明:这种微带结构的毫米波倍频器具有实用、简单、低成本的明显优点,十分适合工程应用,其技术指标:当输入功率为50mW时,输出功率可达2。
2.
This paper presents theoretical analysis circuit design of doubler using two beam-lead Schottky-barrier diodes as varistors.
利用反向并联二极管对的二倍频原理,设计了Ka波段二倍频器。
5) triductor
[trai'dʌktə]
三倍倍频器
6) chain of frequency multiplier
倍频器链
1.
A design of frequency synthesizer combining DDS with a chain of frequency multiplier is given.
研究了一种基于DDS用电子开关和倍频器链构成的新型频率合成器设计方案,较以前的研究改善了DDS频率上限与杂散抑制,取得了较好的实验数据并给出了采用该方案的具体实验结果。
补充资料：倍频器
| 倍频器 frequency multiplier 使输出信号频率等于输入信号频率整数倍的电路。输入频率为f1，则输出频率为f0＝nf1， 系数n为任意正整数，称倍频次数。倍频器用途广泛，如发射机采用倍频器后可使主振器振荡在较低频率，以提高频率稳定度；调频设备用倍频器来增大频率偏移；在相位键控通信机中，倍频器是载波恢复电路的一个重要组成单元。利用非线性电路产生高次谐波或者利用频率控制回路都可以构成倍频器。倍频器也可由一个压控振荡器和控制环路构成。它的控制电路产生一控制电压，使压控振荡器的振荡频率严格地锁定在输入频率 f1的倍乘值f0＝nf1上 。倍频器有晶体管倍频器、变容二极管倍频器、阶跃恢复二极管倍频器等。用其他非线性电阻、电感和电容也能构成倍频器，如铁氧体倍频器等。非线性电阻构成的倍频器，倍频噪声较大。微波振荡器的频率稳定度不太高，在几十兆赫至百兆赫的晶体振荡器后面加上一级高次倍频器，可以获得具有晶振频率稳定度的微波振荡。另外，多级倍频器级联起来，可以使倍频次数大大提高。例如，二倍频器和三倍频器级联可产生六次倍频，m级N倍频器级联，总倍频次数为Nm。不过，倍频级数增加，倍频噪声也加大，故倍频上限仍受到限制。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条