说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 时钟产生/倍频
1)  clock generator/multiplier
时钟产生/倍频
1.
Monolithic integrated clock generator/multiplier for gigabit Ethernet;
千兆以太网物理层时钟产生/倍频单片集成电路设计
2)  clock multiplier
时钟倍频器
1.
The clock multiplier provides the SDRAM, and it s controller modul.
时钟倍频器在系统中可以为SDRAM及其控制模块提供与其它时钟同相位的高频时钟。
3)  clock generation
时钟产生
1.
A low jitter PLL for 250 MHz clock generation circuit was presented by using 1st silicon .
25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例。
4)  Clock generator
时钟产生
1.
A clock generator based on the low power phase-locked loop(LLP),which is capable of generating clock for radio frequency identification(RFID) with ASK 100% and 10% modulation was designed.
设计了一种时钟产生电路,该电路采用基于低功耗锁相环(PLL)的方法,用于产生13。
2.
As the mainboard can hardly provide a clock with the frequency of more than 200MHz, we need a high frequency clock generator (HFCG) inside the chip.
因此,芯片内部就需要有一个稳定的高频时钟产生电路。
3.
The two phase non-overlap clock generator is one of the building blocks of the switch capacitor circuit.
在开关电容电路中,一个必不可少的单元便是两相不交叠时钟产生单元,它产生不交叠时钟,控制节点不会同时被两个电压驱动;产生提前关断的时钟,以减少电荷注入效应的影响。
5)  generator,clock
时钟产生器
6)  Clock generator
时钟产生电路
1.
A high precision CMOS clock generator for UHF RFID tag is described for the requirement of low power and wide work environment.
设计了一种适合射频电子标签的高精度时钟产生电路,在分析影响输出频率稳定性各因素的基础上,针对标签电路低功耗宽工作环境的要求,提出一种全CMOS结构带隙基准做偏置的电流受限型环形振荡器。
补充资料:倍频
   

  CPU的倍频,全称是倍频系数。CPU的核心工作频率与外频之间存在着一个比值关系,这个比值就是倍频系数,简称倍频。理论上倍频是从1.5一直到无限的,但需要注意的是,倍频是以0.5为一个间隔单位。外频与倍频相乘就是主频,所以其中任何一项提高都可以使CPU的主频上升。

  原先并没有倍频概念,CPU的主频和系统总线的速度是一样的,但CPU的速度越来越快,倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上,而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为:主频 = 外频 x 倍频。也就是倍频是指CPU和系统总线之间相差的倍数,当外频不变时,提高倍频,CPU主频也就越高。

    一个CPU默认的倍频只有一个,主板必须能支持这个倍频。因此在选购主板和CPU时必须注意这点,如果两者不匹配,系统就无法工作。此外,现在CPU的倍频很多已经被锁定,无法修改。

相关术语:外频

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条