说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 版图电路提取
1)  layout circuit extraction
版图电路提取
1.
A new hierarchical approach for layout circuit extraction was presented to increase its efficiency.
为提高版图电路提取效率,提出了一种新的层次式版图电路提取方法。
2)  circuit extraction
电路提取
1.
This paper presents a new circuit extraction method using (program) (slicing) (technique),and develops an elegant theoretical basis, based on program slicing, for circuit extraction from Verilog (description.
提出了一种采用程序切片技术实现的新的电路提取方法,并深入论述了基于程序切片技术从Verilog描述中进行电路提取的理论基础。
2.
The function and algorithm characteristics of the software for layout-circuit extraction and circuit topology check are also described in detail.
本文提出了集成电路芯片分析-识别系统的设计思想,并详细论述了版图-电路提取软件和电路拓扑结构检查软件的功能和算法特点。
3)  subcircuit extraction
子电路提取
4)  Vtp extractor
Vtp提取电路
1.
A circuit of current source is presented in this paper based on Vtp extractor, band gap reference and amp circuits.
本文利用Vtp提取电路、能隙基准电压源电路以及运算放大电路设计了一种电流源电路。
5)  analog circuit layout
模拟电路的版图
6)  analog IC layout
模拟电路版图
补充资料:集成电路版图设计规则
      集成电路版图设计规则的作用是保证电路性能,易于在工艺中实现,并能取得较高的成品率。版图设计规则通常包括两个主要方面:①规定图形和图形间距的最小容许尺寸;②规定各分版间的最大允许套刻偏差。
  
  集成电路制作中,各类集成元件、器件及其间的隔离与互连等是在一套掩模版的控制下形成的。一套掩模版通常包括 4~10块分版。每一块分版是一组专门设计的图形的集合,整套版中的各分版相互都要能精密地配合和对准。整套掩模版图形(简称版图)的设计,是把电路的元件、器件和互连线图形化,用它来控制制备工艺,使集成电路获得预期的性能、功能和效果。例如,增强型负载硅栅N沟道MOS型集成电路需要4块分版,分别用以确定有源区、多晶硅、接触孔和铝连线。4组图形的规则是:
    有源区条宽与间距
  
  
  
   6μm/6μm
    多晶硅条宽与间距
  
  
  
   8μm/6μm
    接触孔尺寸
  
  
  
  
    6μm×6μm
    铝连线条宽与间距
  
  
  
   6μm/6μm
    多晶硅-有源区套刻量(ɑ)
  
    2μm
    多晶硅出头长度(b)
  
  
  
  4μm
    接触孔-有源区套刻量(c)
  
    2μm
    接触孔-有源区上多晶硅套刻量(d)  4μm
    接触孔-隔离区上多晶硅套刻量(e)  2μm
    铝连线-接触孔套刻量(f)
  
    2μm
  
  
  不同类型的集成电路所需要的分版数不同,具体的版图设计规则也有差异。但制定版图设计规则的基本原则则是一致的:①需要考虑工艺设备状况(如光刻机的分辨率和对准精度)和工艺技术水平(如工艺加工中,图形尺寸侧向变化量和控制);②避免寄生效应对集成电路的功能与电学性能的有害影响。
  
  通常称允许的最小图形尺寸的平均值为特征尺寸。它是对集成电路集成密度的度量,是集成电路工艺技术水平的一种标志。
  

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条