说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 动态累加器
1)  dynamic accumulator
动态累加器
1.
The new scheme is implemented by a new dynamic accumulator.
该方案是利用一个新的动态累加器来实现的。
2)  accumulation mode
累加态
3)  dynamic encryptor
动态加密器
1.
In this paper,a new cryptography named dynamic encryptor is put forward.
本文提出了利用动态加密器对信息进行加密的思想。
4)  accumulator [英][ə'kju:mjəleɪtə(r)]  [美][ə'kjumjə'letɚ]
累加器
1.
Through controlling an N-bit accumulator and then get its highest bit to generate the programmable clock.
通过控制一个N位累加器累加,取其最高位,即可得到可编程时钟源。
2.
On the study of Hataimian s digital filter and the improved digital filter algorithm, this paper proposed an efficient calculating accumulator and an accumulator grid for real-time moments calculating which yields superior performance by eliminating the most time-consuming multiplication operations and simplifying addition operations.
在Hatamian数字滤波器算法和改进的数字滤波器算法基础上,文中设计了累加器和累加器栅格的结构,消除了几何矩计算中乘法运算,进一步简化了加法运算量,实现了基于FPGA的几何矩计算实时实现。
3.
The working process of typical N Digital fractional frequency divider is introduced and the integration function performed by cascaded accumulators is analyzed.
介绍了典型N数字小数分频器的工作过程 ,在此基础上分析了由级联累加器实现的积分功能 。
5)  MAC
乘累加器
1.
MAC plays a very important role in DSP algorithms.
乘累加器在DSP算法中有着举足轻重的地位。
6)  A register
A累加器
补充资料:动态随机存取存储器芯片


动态随机存取存储器芯片
dynamic random access memory chip,DRAM

丽爪厂-.亡再再—A一A饭二加肋姗娜再生地址丽爪厂几一J一-骊一一一几..…厂一~A0一Al二厂一1川功功留 行地址列地址(a) 图4(a)仅豆丽方式; (b)(e)DRAM的别新方式(b)亡丽在前方式;(c)隐含方式出数据有效的时间。目前有120,100,70,60ns等种类,在DRAM产品上分别用一12,一10,一7,一6表示。实际使用时列地址读出时间t优也很重要,它是由石店下降边到读出数据有效的时间,通常为40ns一ZOns。由于列选读出时间比行选读出时间小得多,而行选工作时,选中行线所有单元存储的数据均输出到列数据寄存器;因此】〕RAM可以选择快速工作方式,即在瓦骊变为低后,连续访问已选中行的不同列的存储单元。在快速工作方式下同样可有读出、写入和读一改写操作。有三种快速工作方式,即页面方式、半字节方式、列静态方式,最常用的是页面工作方式。 (1)页面方式豆后为低时,石店连续输人页脉冲。用〔骊污下降边锁存由地址线输人的不同的列地址,从而访问同一行地址、不同列地址的存储单元。由于不需每次访问都由豆入弓变低开始,因而后面的访问读出时间和周期可大大缩短。 (2)半字节方式豆丽为低时,第一个硕丽下降边锁存由地址线输人的第一个列地址。以后的三个亡丽下降边锁存内部自动加一的列地址。这样可快速访问行地址相同、四个列地址连续的存储单兀。 (3)列静态方式当瓦店为低时,石店的下降边锁存第一个列地址,读出其数据(或进行其它操作),然后厄丽和瓦活维持低电平。通过改变地址线输人的列地址来改变要访间的存储单元,这时的控制类似于.态随机存取存储器芯片的操作。 初期的1〕RAM是PMC6工艺制作的,但广泛使用的是NMC6和CMC6DRAM。由于静态功耗的限制,NMC61〕RAM目前只做到256 kb。随着CNI(万微细加工技术的高度发展,CMC6DRAM已达到64 Mb。NMG6I)R AM 256kb芯片的静止功耗约为25inw,而ChKE】〕RAM256kb到16Mb芯片均不大于5.5n1w。这两种工艺的工作功耗均为400 n1w左右。 微细加工技术的发展,不仅使I)RAM的容量不断加大,访问时间加快,而且在结构上出现了各种不同的字长。初期DRAM的字长仅1位,输人数据与输出数据用两个管脚,后来增加到4位字长。容量提高到IMb以上的DR人M又增加到8位和16位字长。例如对4Mbl)R AM,结构上有4MI〕xl,IML〕x4,512kbX8,256kbX16等不同字长。这样,可用最少量的芯片满足各种系统对存储容量的不同需求。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条