1) CMOS integrated microarray
集成CMOS微阵列电路
2) CMOS integrated circuit
CMOS集成电路
1.
An analysis of latch-up characteristics and latch-up windows in CMOS integrated circuits;
CMOS集成电路的闭锁特性和闭锁窗口分析
2.
The methods to improve the stability of CMOS integrated circuit and silicon controlled rectifier circuit are given in the paper.
通过两个抢答器电路的分析和实践，给出了提高CMOS集成电路和可控硅电路稳定性的方法。
3) CMOS integrated circuits
CMOS集成电路
1.
The Analysis and Design of Radiation-Hardened CMOS Integrated Circuits;
CMOS集成电路的抗辐射分析及设计
4) CMOS IC
CMOS集成电路
1.
A Study on Methodology for Glitch Power Analysis in CMOS IC s;
CMOS集成电路中Glitch Power的分析方法研究
2.
Study on the mechanism of Latch-up effect in CMOS IC and its countermeasures;
CMOS集成电路闩锁效应的形成机理和对抗措施研究
3.
Considerations on Hot-Carrier Effects in the Design of Deep Submicron CMOS IC s;
深亚微米CMOS集成电路抗热载流子效应设计
补充资料：CMOS集成逻辑门
CMOS集成逻辑门
CMOS integrated logic gate
CMOSJ一cheng}日。}}merlCMOS集成逻辑门(CMOS integratedlogiegate)利用NM0s管和PMos管成对出现的互补特性构成的集成的逻辑门电路，又称CMOS集成门。CMOS门的优点是:工作时所消耗的功率很小，电源供给的功率也就很小;在一块小晶片面积上，有较大的组装密度，具有较复杂的功能。因而近年来CMOS集成门发展迅速，在数字控制和电子计算机中得到广泛应用。CMOS电路一般采用正逻辑规定。 一个CMOS反相器(非门)如图l所示，其中Vl为N沟道增强型管，VZ为P沟道增强型管，两管的跨导相等。两管串接，栅极连在一起作反相器输人端，漏极连在一起作反相器的输出端，源极52接十uDD，:1接地。要求电源电压UDD>}U丁P{十U丁、，其中uTP和价N分别为VZ、Vl管的开启电压。 当U、为低电平(、。V)时，+垅D二+招V图1 CMOS反相 器(非门)NMOS管Vl截止，而PMOS管VZ导通(因IUGs:{一UDD>{UTP{，电源电压主要降落在Vl上，所以输出高电平UoH、十U加。 当U为高电平(、10V)时，Vl管导通，而VZ管截止，UoD主要降落在VZ管上，所以输出低电平UoL七OV。 由上述分析可知，CMOS反相器有倒相功能，是个非广1。 图2为CMOS与非门电路，表1为其真值表。图2中两个P沟道增强型MOS管并接，两个N沟道增强型 MOS管串接。通过分析可知:当输人量A、B具有各种不同的逻辑组合时，电路的输出L如表1所示，因此该电路具有与非逻辑功能，L一A·B。表1 CMOS与非门真值表~乙乞。┌─┬─┐│AB│L │├─┼─┤│00│1 │├─┼─┤│01│1 │├─┼─┤│10│1 │├─┼─┤│l1│0 │└─┴─┘望百下石币广}}目门目 图3为CMOS或非门电路，表2为其真值表。图3中两个N沟道增强型图2MOS管并接，两个P沟道增强型MOS管串接。通过分析可知:当输人量A、B具有各种不同的逻辑组合时，电路的输出L如表2所示，因此该电路具有或非逻辑功能，L~入耳注互。表2 CMOS或非门 真值表图3 CMOS或非门┌─┬─┐│AB│L │├─┼─┤│OO│1 │├─┼─┤│O1│O │├─┼─┤│10│0 │├─┼─┤│11│0 │└─┴─┘ 此外，CMOS逻辑门尚有与或非、异或门、三态门和传输门等。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条