说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
您的位置：首页 -> 词典 -> V-CPU
1)  Virtual-CPU
V-CPU
1.
In terms of it,on discussing Virtual-CPU implement of verification method at Summit Company.
重点是在此基础上讨论Summit设计公司的协同验证平台Virtual-CPU(V-CPU)验证方法的具体实现。
2)  double CPU
双CPU
1.
Design of environment γ ray measurement instrument with double CPU;
环境γ射线监测仪的双CPU实现
2.
Control system of grafting robot for nutritional bowl based on double CPU;
基于双CPU的营养钵苗嫁接机器人控制系统
3.
Design of Double CPU Communications in the Aero-engine Digital Control System;
双CPU通讯在某发动机控制系统中的应用
更多例句>>
3)  dual CPU
双CPU
1.
PMAC-Based Open CNC System with Dual CPUs in Parallel;
基于PMAC的并行双CPU开放式数控系统
2.
Research and development of open numerical control system based on PMAC with dual CPU;
基于PMAC的并行双CPU开放式数控系统的研究与开发
3.
Development of portable fault diagnosis instrument based on dual CPU;
基于双CPU的便携式故障诊断仪的设计与开发
更多例句>>
4)  double-CPU
双CPU
1.
Development of constant current controller of double-CPU for spot welding;
双CPU逐点积分法点焊恒电流控制器研制
2.
Design of networking current measuring apparatus with double-CPU
基于双CPU的网络化电流检测装置设计
3.
It provides us with double-CPU as its main structure, which is far more concise and convenient to build a remote measure control system.
本文介绍了一种新型的基于嵌入式Internet的运动控制器,它采用了双CPU结构,从而使远程测控系统的构建变得简洁、方便。
更多例句>>
5)  CPU core
CPU核
1.
The system is designed with an analogy circuit module and a C51 CPU core.
整体系统设计包括模拟电路模块和C51CPU核。
2.
An 8 bit embedded CPU core compatible with Motorola 68HC05 is presented in the paper.
介绍了一个与 Motorola68HC0 5指令兼容的 8位 CPU核的设计 ,分析了系统结构和工作原理以及设计构思 ,最后简要介绍了一个用 VHDL语言实现的通用仿真验证软件。
3.
An embedded 16-bit RISC CPU core was designed and implemented on FPGA.
本文基于FPGA平台设计并实现了一种嵌入式16位RISCCPU核。
更多例句>>
6)  CPU-86017
CPU 86017
补充资料：AMD CPU核心
   

Athlon XP的核心类型
　　Athlon XP有4种不同的核心类型，但都有共同之处：都采用Socket A接口而且都采用PR标称值标注。

Palomino
　　这是最早的Athlon XP的核心，采用0.18um制造工艺，核心电压为1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz。

Thoroughbred
　　这是第一种采用0.13um制造工艺的Athlon XP核心，又分为Thoroughbred-A和Thoroughbred-B两种版本，核心电压1.65V-1.75V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为266MHz和333MHz。

Thorton
　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为256KB，封装方式采用OPGA，前端总线频率为333MHz。可以看作是屏蔽了一半二级缓存的Barton。

Barton
　　采用0.13um制造工艺，核心电压1.65V左右，二级缓存为512KB，封装方式采用OPGA，前端总线频率为333MHz和400MHz。

新Duron的核心类型

AppleBred
　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为64KB，封装方式采用OPGA，前端总线频率为266MHz。没有采用PR标称值标注而以实际频率标注，有1.4GHz、1.6GHz和1.8GHz三种。

Athlon 64系列CPU的核心类型

Sledgehammer
    Sledgehammer是AMD服务器CPU的核心，是64位CPU，一般为940接口，0.13微米工艺。Sledgehammer功能强大，集成三条HyperTransprot总线，核心使用12级流水线，128K一级缓存、集成1M二级缓存，可以用于单路到8路CPU服务器。Sledgehammer集成内存控制器，比起传统上位于北桥的内存控制器有更小的延时，支持双通道DDR内存，由于是服务器CPU，当然支持ECC校验。

Clawhammer
　　采用0.13um制造工艺，核心电压1.5V左右，二级缓存为1MB，封装方式采用mPGA，采用Hyper Transport总线，内置1个128bit的内存控制器。采用Socket 754、Socket 940和Socket 939接口。

Newcastle
　　其与Clawhammer的最主要区别就是二级缓存降为512KB（这也是AMD为了市场需要和加快推广64位CPU而采取的相对低价政策的结果），其它性能基本相同。

Wincheste
    Wincheste是比较新的AMD Athlon 64CPU核心，是64位CPU，一般为939接口，0.09微米制造工艺。这种核心使用200MHz外频，支持1GHyperTransprot总线，512K二级缓存，性价比较好。Wincheste集成双通道内存控制器，支持双通道DDR内存，由于使用新的工艺，Wincheste的发热量比旧的Athlon小，性能也有所提升。

Troy
    Troy是AMD第一个使用90nm制造工艺的Opteron核心。Troy核心是在Sledgehammer基础上增添了多项新技术而来的，通常为940针脚，拥有128K一级缓存和1MB (1,024 KB)二级缓存。同样使用200MHz外频，支持1GHyperTransprot总线，集成了内存控制器，支持双通道DDR400内存，并且可以支持ECC 内存。此外，Troy核心还提供了对SSE-3的支持，和Intel的Xeon相同，总的来说，Troy是一款不错的CPU核心。

Venice
    Venice核心是在Wincheste核心的基础上演变而来，其技术参数和Wincheste基本相同：一样基于X86-64架构、整合双通道内存控制器、512KB L2缓存、90nm制造工艺、200MHz外频，支持1GHyperTransprot总线。Venice的变化主要有三方面：一是使用了Dual Stress Liner (简称DSL)技术，可以将半导体晶体管的响应速度提高24％，这样是CPU有更大的频率空间，更容易超频；二是提供了对SSE-3的支持，和Intel的CPU相同；三是进一步改良了内存控制器，一定程度上增加处理器的性能，更主要的是增加内存控制器对不同DIMM模块和不同配置的兼容性。此外Venice核心还使用了动态电压，不同的CPU可能会有不同的电压。

SanDiego
    SanDiego核心与Venice一样是在Wincheste核心的基础上演变而来，其技术参数和Venice非常接近，Venice拥有的新技术、新功能，SanDiego核心一样拥有。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条