说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 双级缓存
1)  Level 2 cache
双级缓存
2)  two-level cache
两级缓存
1.
A novel caching system architecture for mobile streaming was proposed,which was named 2CMSA(two-level cache mobile streaming architecture).
提出一种适用于移动通信网的两级缓存流媒体系统结构2CMSA(two-level cache mobile streaming archi-tecture),它突破了移动流媒体系统中终端缓存空间小、无线接入网带宽窄的局限;针对2CMSA结构设计了基于两级缓存的移动流媒体调度算法2CMSS(two-level cache based mobile streaming scheduling algorithm),建立数学模型分析了其性能;仿真实验证明,与原有的移动流媒体系统相比,使用2CMSS调度算法能够有效地节省网络传输开销,降低用户启动时延。
3)  three-level buffer
三级缓存
4)  multi-cache
多级缓存
1.
The use of refined aggressive hash strategy and multi-cache strategy in the domain name resolution process without extra setup of DNS server can greatly improve the performance of the domain name resolution,and to a certain extent,improve the performance of distributed information acquisition system.
将优化的主动哈希策略和多级缓存策略应用到分布式信息采集系统的域名解析过程中,使得无需为DN S服务器进行额外设置就能极大提高域名解析的性能,在一定程度上提高了分布式信息采集系统的性能。
5)  secondary cache
二级缓存
1.
Use the Spring Framework,iBATIS and Memcached perform the secondary cache,which has greatly improved the performance of J2EE applications.
在对iBATIS的缓存支持情况进行了介绍和研究的基础上,并结合Spring框架和iBATIS,使用Memcached对iBATIS二级缓存进行了新的实现,使应用的性能得到了很大的提升。
6)  double buffer memory
双缓存
1.
Realization of double buffer memory mechanism by MFC to improve the figure display effect;
利用MFC实现双缓存机制改善图形的显示效果
2.
Based on double buffer memory technology,the paper studies one way to solve some simulator screen flicker upon real-time protracting figure and real-time displaying data.
该文基于双缓存技术,对某模拟系统实时图形绘制和实时数据显示时,屏幕闪烁难题的一种解决方法进行了探索。
补充资料:二级缓存容量
   

  CPU缓存(Cache Memory)是位于CPU与内存之间的临时存储器,它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分,但这一小部分是短时间内CPU即将访问的,当CPU调用大量数据时,就可避开内存直接从缓存中调用,从而加快读取速度。由此可见,在CPU中加入缓存是一种高效的解决方案,这样整个内存储器(缓存+内存)就变成了既有缓存的高速度,又有内存的大容量的存储系统了。缓存对CPU的性能影响很大,主要是因为CPU的数据交换顺序和CPU与缓存间的带宽引起的。 

  缓存的工作原理是当CPU要读取一个数据时,首先从缓存中查找,如果找到就立即读取并送给CPU处理;如果没有找到,就用相对慢的速度从内存中读取并送给CPU处理,同时把这个数据所在的数据块调入缓存中,可以使得以后对整块数据的读取都从缓存中进行,不必再调用内存。

  正是这样的读取机制使CPU读取缓存的命中率非常高(大多数CPU可达90%左右),也就是说CPU下一次要读取的数据90%都在缓存中,只有大约10%需要从内存读取。这大大节省了CPU直接读取内存的时间,也使CPU读取数据时基本无需等待。总的来说,CPU读取数据的顺序是先缓存后内存。

  最早先的CPU缓存是个整体的,而且容量很低,英特尔公司从Pentium时代开始把缓存进行了分类。当时集成在CPU内核中的缓存已不足以满足CPU的需求,而制造工艺上的限制又不能大幅度提高缓存的容量。因此出现了集成在与CPU同一块电路板上或主板上的缓存,此时就把 CPU内核集成的缓存称为一级缓存,而外部的称为二级缓存。一级缓存中还分数据缓存(Data Cache,D-Cache)和指令缓存(Instruction Cache,I-Cache)。二者分别用来存放数据和执行这些数据的指令,而且两者可以同时被CPU访问,减少了争用Cache所造成的冲突,提高了处理器效能。英特尔公司在推出Pentium 4处理器时,用新增的一种一级追踪缓存替代指令缓存,容量为12KμOps,表示能存储12K条微指令。

  随着CPU制造工艺的发展,二级缓存也能轻易的集成在CPU内核中,容量也在逐年提升。现在再用集成在CPU内部与否来定义一、二级缓存,已不确切。而且随着二级缓存被集成入CPU内核中,以往二级缓存与CPU大差距分频的情况也被改变,此时其以相同于主频的速度工作,可以为CPU提供更高的传输速度。

  二级缓存是CPU性能表现的关键之一,在CPU核心不变化的情况下,增加二级缓存容量能使性能大幅度提高。而同一核心的CPU高低端之分往往也是在二级缓存上有差异,由此可见二级缓存对于CPU的重要性。

  CPU在缓存中找到有用的数据被称为命中,当缓存中没有CPU所需的数据时(这时称为未命中),CPU才访问内存。从理论上讲,在一颗拥有二级缓存的CPU中,读取一级缓存的命中率为80%。也就是说CPU一级缓存中找到的有用数据占数据总量的80%,剩下的20%从二级缓存中读取。由于不能准确预测将要执行的数据,读取二级缓存的命中率也在80%左右(从二级缓存读到有用的数据占总数据的16%)。那么还有的数据就不得不从内存调用,但这已经是一个相当小的比例了。目前的较高端的CPU中,还会带有三级缓存,它是为读取二级缓存后未命中的数据设计的—种缓存,在拥有三级缓存的CPU中,只有约5%的数据需要从内存中调用,这进一步提高了CPU的效率。

  为了保证CPU访问时有较高的命中率,缓存中的内容应该按一定的算法替换。一种较常用的算法是“最近最少使用算法”(LRU算法),它是将最近一段时间内最少被访问过的行淘汰出局。因此需要为每行设置一个计数器,LRU算法是把命中行的计数器清零,其他各行计数器加1。当需要替换时淘汰行计数器计数值最大的数据行出局。

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条