1) multiphase clock generator
多相时钟发生器
2) multi-phase clock generator
多相时钟生成器
1.
In UMC 0 2 5μm CMOS,a multi-phase clock generator Chargepump phase-locked loop (PLL) wit h high temperature compensation and low supply sensitivity has been de.
提出了一种适用于 L VDS驱动器的电荷泵锁相环 (PL L)多相时钟生成器的设计方法 ,特别是在压控环形振荡器 (VCO)设计中采用了高温度补偿和高电源抑制比的新技术 ,使得 VCO的固定频率基本不受温度和电源电压变化的影响 。
5) clock generator
时钟发生器
1.
Study and design of an on chip clock generator with high stability;
一种高稳定度片内时钟发生器的研究与设计
2.
Principle and application of high performance programmable line-locked clock generator ICS1523;
ICS1523型高性能可编程行同步时钟发生器的原理及应用
3.
Circuit design of spread-spectrum clock generator based on DP standard
基于DP标准发射端扩频时钟发生器电路设计
6) internal clock generator
内时钟发生器
补充资料：14MeV中子发生器
分子式：
CAS号：
性质：系由高压倍加器(又称低能氘子加速器)将氘核加速到100～200keV，轰击氚靶而产生近乎单能的14MeV中子的核装置。中子输出能力一般为108μA-1/s。现已有中子输出高达1014s-1以上的强流中子发生器。可供材料科学、生物实验、军事科学和活化分析等用。
CAS号：
性质：系由高压倍加器(又称低能氘子加速器)将氘核加速到100～200keV，轰击氚靶而产生近乎单能的14MeV中子的核装置。中子输出能力一般为108μA-1/s。现已有中子输出高达1014s-1以上的强流中子发生器。可供材料科学、生物实验、军事科学和活化分析等用。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条