1) bus arbitration device
总线仲裁器
1.
To meet various situation the bus arbitration device is designed using FPGA.
利用现场可编程门阵列(FPGA)设计PCI总线仲裁器,以适应各种不同要求的应用场合。
2) Bus Arbitration
总线仲裁
1.
It also introduces in detail the design thought of realizing system bus arbitration and logical control by largescale FPGA chip.
通过分析装甲车车载图像跟踪系统的任务和应用环境,设计了以TM S320C 6202数字信号处理器(DSP)为核心,结合PC 104嵌入式计算机的双处理器并行处理硬件平台;详细介绍了利用大规模FPGA芯片实现系统总线仲裁和逻辑控制的设计思想;并给出了体现系统智能化程度的——DSP模块的程序智能加载技术以及其实现方法。
2.
The complex programmable logic unit CPLD was applied in the design of the bus arbitration organization.
在总线仲裁机构设计中应用了复杂可编程逻辑器件CPLD ,固化了和总线仲裁有关的总线逻辑关系 。
3) PCI bus arbitration
PCI总线仲裁
4) bus arbitration logic
总线仲裁逻辑
1.
By increasing off-chip memory,producing the TFT timing and bus arbitration logic from FPGA,the CPU and LCD module can share the display memory without conflict,it can effectivly reduce the CPU s loading.
通过增加片外显示存储器,由FPGA产生TFT-LCD所需的控制时序并完成总线仲裁逻辑,实现CPU和LCD模块对显示存储器的共享访问,有效的降低了CPU的负荷。
5) Bus arbitration mechanism
总线仲裁机制
6) Bus arbitrating circuit
总线仲裁电路
补充资料：总线仲裁器
总线仲裁器
bus arbiter
机或总线结构的多处理机系统中，对多个设备使用系统总线请求进行仲裁的集成电路。得到总线控制权的设备称为总线主控制器。总线仲裁器与总线控制器一起构成对总线上设备的接口。 总线仲裁器的内部结构主要由仲裁机构、状态发生器、多总线接口、本地总线接口和控制电路组成，典型电路结构如图1所示。设备状态多总线命令 信号处理器┌───┐ │状态 │ ┌───┐│发生 │┌────┐ │多总 ││器 ││}林‘i │ │线接 ││ │├────┼───┤ 口 │└───┘│1，r祝忆│r二剑 │ │ │机构 ├───┤ │ └────┘ └───┘┌───┐ ┌───┐│.控制 ├─────────┤.本地 ││电路 │ │总线 ││ ├─────────┤’接口│└───┘ └───┘控制信号系统信号 图1总线仲裁器电路结构 从原理上讲，每个系统总线都有一个总线仲裁器。但也有些总线不需要仲裁，这类总线称为自仲裁总线。自仲裁总线没有总线仲裁器。使用系统总线的设备可以是中央处理器(CPU)或输人输出设备，这些设备都可以成为总线主控器，控制系统总线。 对于总线仲裁，一般采用三种方式:菊链式、独立请求一允许线式和轮询式。菊链式的工作原理是:首先，将需要总线的设备的总线请求置1，向总线仲裁器提出请求;总线仲裁器监视总线“忙”线，当总线不忙时，总线仲裁器检查是否有总线请求信号;若有请求信号，则总线仲裁器发送总线允许信号，总线允许信号沿总线设备一级一级向下传递，直到请求总线的设备为止。当设备收到总线允许信号后，禁止该允许信号继续向下传递，并置总线“忙”信号，通知总线仲裁器总线在使用;然后，该设备使用总线传送信息;当信息传送完毕时，设备将总线“忙”信号清零，总线仲裁器又开始新一轮查询。 独立请求一允许线式的工作原理是:为总线上的每个设备设置独立的总线请求线和总线允许线。当设备需要总线时，通过独立的总线请求线向总线仲裁器提出请求。总线仲裁器对总线请求进行优先级判断。然后，通过独立的总线允许线把总线允许信号发送给请求中的优先级最高的设备，使该设备获得总线使用权，并由该设备给总线“忙”信号置位，通知总线仲裁器总线在使用。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条