1) shift register sequences
移存器序列
2) Shift register sequence
移位寄存器序列
1.
The weak private-keys of a public-key distribution scheme based on shift register sequence over GF(p);
一种基于GF(p)上移位寄存器序列密钥交换体制的弱密钥
3) linear shift register sequence
线性移位寄存器序列
1.
This paper expounds the definition of linear shift register sequence and correlative concepts,as well as lemmas which are essential to the proof of the theorem, and presents content of the theorem.
阐述了线性移位寄存器序列的定义及其相关概念、证明定理所需的引理,给出了定理的内容。
4) full length shift register sequence
全长移位寄存器序列
5) sequential register
序列寄存器
1.
Based the background of multiple targets in a tracking monopulse radar s mainbeam and the durative for targets staying in the mainbeam,a new detecting method is put forward,which combine the Generalized Likelihood Ratio Test(GLRT) with sequential register.
基于单脉冲雷达跟踪目标过程中受到多目标干扰这一背景,根据主波束内多目标都会持续一段时间这一特点,提出了一种新的检测方法,即广义似然比检验(GLRT)与序列寄存器相结合的检测方法。
6) linear feedback shift register sequences
线性反馈移位寄存器序列
补充资料：处理器缓存
缓存是指可以进行高速数据交换的存储器，它先于内存与CPU交换数据，因此速度很快。L1 Cache(一级缓存)是CPU第一层高速缓存。内置的L1高速缓存的容量和结构对CPU的性能影响较大，不过高速缓冲存储器均由静态RAM组成，结构较复杂，在CPU管芯面积不能太大的情况下，L1级高速缓存的容量不可能做得太大。一般L1缓存的容量通常在32—256KB。L2 Cache(二级缓存)是CPU的第二层高速缓存，分内部和外部两种芯片。内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。L2高速缓存容量也会影响CPU的性能，原则是越大越好，现在普通台式机CPU的L2缓存一般为128KB到2MB或者更高，笔记本、服务器和工作站上用CPU的L2高速缓存最高可达1MB-3MB。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条