1) Stored video
存储视频
2) video storage
视频存储
1.
THNVR:Distributed large-scale surveillance video storage system
分布式大规模监控视频存储系统THNVR
2.
This paper analyses the principle of HDTV video storage,and discusses some problems in practical use of general file system dealing with continuous media.
分析了HDTV视频存储的原理,讨论了实际应用中通用文件系统在连续媒体存储方面遇到的问题,归纳出多媒体文件系统应具备的功能和磁盘调度算法,提出了一种满足连续媒体存储策略的专用文件系统,提高了资源利用率和服务质量,并基于系统硬件平台,设计了适用于软件实现的算法逻辑。
3.
The developing of the network techniques,the studies of the application of video on network have become a hotspot in computer,and the studies of video storage are the most early and the techniques of video storage are more well-developed than the other studies in this area.
网络技术的不断发展,远程视频的应用研究成为计算机领域的一个研究热点,而视频存储技术的研究是这一领域内研究最早、发展较为成熟的一部分。
3) video store
视频存储
1.
Research of reliability for video store in parallel VOD system;
并行VOD系统中视频存储的可靠性研究
2.
The Research of Reliability Method for Video Store in the Parallel VOD System;
并行VOD系统中视频存储的可靠性方法研究
4) video memory
视频存储器
1.
This article introduces that in radar raster display system, using SDRAM as video memory and adopting FPGA to carry out the process of control circuit.
本文介绍了在雷达光栅显示系统中 ,应用 SDRAM作为视频存储器时 ,采用 FPGA实现控制电路的过
5) PDP video storage
PDP视频存储
1.
The paper introduces the application of SDRAM and its general controller based on FPGA in the PDP video storage system.
介绍了SDRAM及其基于FPGA的通用控制器在PDP视频存储系统中的应用。
6) video and audio save
视音频存储
补充资料：视频随机存取存储器芯片
视频随机存取存储器芯片
video random access memory chip, VRAM
.656-视┌──┐│时序││控制│└──┘列地址译码Ao~A，列地址级冲寄存器 I/0数据级冲Wl/0，~Wl/0‘写人控制A。~A，行地址级冲寄存器写人屏蔽寄存器Wl/0:~Wl/0 …512K4一514x4串行访问存储器(S^M) 一512X4一A。~A7申行翰出地址计数器申行拍出数据选择51/O，~51/O-图1 256kbx4双端口、丁U心叭框图人，而保持原有的数据。这样就便于输人直线或曲线。新写人的线筱盖原有的图象，而不在线上的图象保持原状。DRAM端口可通过图象控制电路与中央处理器(CPU)总线相接，便于CPtJ直接访问1万监M。 SAM端口是高速串行输人输出端口。SAM端口在外部时钟控制下实现象素数据的串行输人或输出。SAM与I)RAM间按行进行数据转换。串行输出主要用于屏幕显示的刷新，串行输人则是通过控制电路高速输人一行数据，再转换写人DRAM。 由此可见，用VRAM比用普通1〕RAM作显示存储器可更有效地改写屏幕，提高了图象变换的速度，并且也允许有更高的象素频率(更高的分辨率)。但、叹AM的成本高于普通DRAM。 双端口VRAM芯片有64kb只4，256 kb X4，128 kb xs，256 kb x 16等品种。图l为256 kb x4双端口VRAM框图。此VRA五人的核心是点阵为512x512x4的1〕RAM和512又4的SAM。其组成还有用于控制1〕RAM访问的行、列地址缓冲寄存器、行地址译码驱动、列地址译码、读出放大和写人驱动、输人输出(1/0)数据缓冲、写人屏蔽寄存器和写人控制等外围电路。此外，还有用于控制访问SAM的申行输出地址(指针)计数器、串行输出数据选择和串行输人输出数据寄存器。 地址输人AO一A，确定访问1〕RAM的行地址、列地址，或访问SAM的起始地址。wl/q一wl/q为DRAM端口的数据输人输出，S1/q一Sl/q为SAM端口的数据输人输出，1灵AS和(护占为行选和列选信号，sc为串行数据输人输出控制时钟，丽为串口使能控制。WB/WE为DRAM按位写人和数据写人控制。I)T/()E为1〕RAM与SAM间数据转换和读出时输出控制。 DRAM端口的操作及DRAM与SAM间的转换根据获入弓处于下降边时(丽j厅/丽，丽豆/丽E和SE的状态确定，如表1所示。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条