1) self aligned HBT
自对准结构HBT
2) MOS-HBT cascode
MOS-HBT结构
3) self-aligned structure
自对准结构
1.
Comparing to a-Si TFT, p-Si TFT has the merits such as high field effect mobility, high integration and high speed, high definition display, n channel and p channel capability, low power consumption and self-aligned structures.
相对于a-Si TFT, poly-Si TFT有其明显的优势:高迁移率、高速高集成化、p型和n型导电模式、自对准结构以及耗电省、分辨率高等优点,能够提供更亮、更精细的画面。
4) automatic alignment
自动对准
1.
Automatic alignment between a laser diode and a single-mode fiber;
半导体激光器与单模光纤自动对准
2.
An automatic alignment system is presented for assembly between the nozzle and the solid propellant motor to resolve the problem of the manual work.
针对目前喷管与发动机装配时需人工对准的问题,研究了一种基于CCD摄像机和电涡流传感器的自动对准系统,CCD摄像机与电涡流传感器以120°等间隔安装在检测环上,放置于喷管与发动机之间。
3.
A new automatic alignment method of fuzzy alignment and accurate alignment and theory of secondary camera calibration are proposed.
完成了机器视觉的系统搭建;介绍了图像预处理算法和边缘提取算法;阐述了零件图像自动对准系统的原理、模糊中心与精确中心定位的实现过程以及系统二次标定技术;通过VC++编程实现了视觉检测系统的自动对准,得到了高质量的自动对中图像,并完成实验的结果分析。
5) self-aligned
自对准
1.
Design of a double poly-silicon self-aligned PNP transistor for C-bipolar technology;
一种适用于互补双极技术的双层多晶硅自对准PNP晶体管的设计
2.
Aiming at improving accuracy of photoetching technology in conventional double-mesa process,this article introduced buried-metal layers and developed silicon based buried-metal self-aligned process in order to increase the mesa area utilization efficiency.
为了改善传统的双台面工艺受光刻设备和工艺精度限制这一缺陷,引入了掩埋金属自对准工艺。
3.
The groove-gate MOSFETs with 140nm channel length fabricated with a self-aligned process are tested,and the results effectively show the superiority of the groove-.
对自对准工艺下成功投片所得沟道长度为140nm的槽栅器件进行测量,结果有力地证明了槽栅器件较平面器件的优越性。
6) self-alignment
自对准
1.
Fast two-position self-alignment in missile SINS;
弹载捷联惯导系统快速两位置自对准
2.
Study of the SiGe HBT based on the self-alignment and air-bridge;
基于自对准和空气桥工艺的SiGe HBT研究
3.
Gyrocompass self-alignment of SINS;
捷联惯导系统罗经法自对准
补充资料：自对准技术
微电子技术中利用元件、器件结构特点实现光复印自动对准的技术。早期的 MOS集成电路采用的是铝栅工艺,首先在硅单晶片上热氧化生长一层二氧化硅膜,经第一次光刻,在二氧化硅膜上刻蚀出源和漏扩散窗口,用扩散法形成源和漏扩散区 (图1a)，接着在硅片上形成新的二氧化硅层；再经过第二次光刻，刻蚀出栅区，生长栅氧化层；然后，经光刻刻出引线孔，完成蒸铝和刻铝等后工序;最后形成MOS晶体管。因为栅区必须在源和漏扩散区正中间，并需要稍覆盖源区和漏区，第二次光刻以及形成铝栅电极的那步光刻，都必须和第一次光刻的位置精确对准(图1b)。否则,栅区与源区或漏区就可能衔接不上，使沟道断开（图1c），致使MOS晶体管无法工作。因此，设计这类晶体管时往往让栅区宽度（栅氧化膜及其上的铝栅电极两者）比源和漏扩散区的间距要大一些，光刻时使栅区的两端分别落在源和漏扩散区上并有一定余量，由此便产生了较大的栅对源、漏的覆盖电容，使电路的开关速度降低。
随硅栅工艺的发展，已实现栅与源和漏的自对准。这种工艺是先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源和漏扩散区（图2），同时形成导电的多晶硅栅电极，其位置自动与源和漏的位置对准。按照这种自对准工艺，栅与源和漏的覆盖由杂质侧向扩散完成，比铝栅工艺的覆盖电容要小很多。采用离子注入掺杂工艺的杂质侧向扩散更小，用它代替硅栅工艺中的热扩散工艺，能进一步减小栅对源和漏的覆盖电容。此外，在铝栅工艺中，即使铝栅电极比沟道短，也可增加一步离子注入工艺填充栅区旁的未衔接部分，实现自对准（图3）,借以减小寄生电容,可提高MOS集成电路的开关速度和工作频率,同时也减小器件尺寸而提高电路的集成度。 在双极型晶体管及其集成电路的制造中，也多采用自对准工艺。例如，用微米级线宽的多晶硅发射极作掩模，再扩散杂质形成浓基区，以实现发射极与基区的自对准。又如超自对准工艺的主要工序是用通常方法完成基区掺杂后，在硅片上淀积一层未掺杂多晶硅，氧化掉不必要的部分。在整个芯片上淀积氮化硅膜层和二氧化硅膜层。除发射区和集电极接触孔外，其他部位的二氧化硅膜全腐蚀掉。以二氧化硅膜作掩模，把硼注入到未掺杂多晶硅内，然后腐蚀掉氮化硅（稍微过腐蚀一点）。再采用选择腐蚀法把未掺杂多晶硅腐蚀去，暴露的基区宽度小于1微米。采用热氧化，同时形成P++区。去掉氮化硅，不用掩模进行硼注入，自对准形成P+基区。再在多晶硅发射极中掺入砷，扩散形成发射区。其他后续工序与通常的双极型集成电路工艺相同。用这种方法制成的双极型晶体管，实现了多晶硅发射极与P+基区的自对准,有较小的基区电阻和较小的发射极－基极结电容,多晶硅发射极和多晶硅基极间距小于1微米,提高了双极型集成电路的速度，也提高了电路的集成度。用这种技术已制成存取时间为2.7纳秒发射极耦合逻辑电路的1千位随机存储器。
随硅栅工艺的发展，已实现栅与源和漏的自对准。这种工艺是先在生长有栅氧化膜的硅单晶片上淀积一层多晶硅，然后在多晶硅上刻蚀出两个扩散窗口，杂质经窗口热扩散到硅单晶片内，形成源和漏扩散区（图2），同时形成导电的多晶硅栅电极，其位置自动与源和漏的位置对准。按照这种自对准工艺，栅与源和漏的覆盖由杂质侧向扩散完成，比铝栅工艺的覆盖电容要小很多。采用离子注入掺杂工艺的杂质侧向扩散更小，用它代替硅栅工艺中的热扩散工艺，能进一步减小栅对源和漏的覆盖电容。此外，在铝栅工艺中，即使铝栅电极比沟道短，也可增加一步离子注入工艺填充栅区旁的未衔接部分，实现自对准（图3）,借以减小寄生电容,可提高MOS集成电路的开关速度和工作频率,同时也减小器件尺寸而提高电路的集成度。 在双极型晶体管及其集成电路的制造中，也多采用自对准工艺。例如，用微米级线宽的多晶硅发射极作掩模，再扩散杂质形成浓基区，以实现发射极与基区的自对准。又如超自对准工艺的主要工序是用通常方法完成基区掺杂后，在硅片上淀积一层未掺杂多晶硅，氧化掉不必要的部分。在整个芯片上淀积氮化硅膜层和二氧化硅膜层。除发射区和集电极接触孔外，其他部位的二氧化硅膜全腐蚀掉。以二氧化硅膜作掩模，把硼注入到未掺杂多晶硅内，然后腐蚀掉氮化硅（稍微过腐蚀一点）。再采用选择腐蚀法把未掺杂多晶硅腐蚀去，暴露的基区宽度小于1微米。采用热氧化，同时形成P++区。去掉氮化硅，不用掩模进行硼注入，自对准形成P+基区。再在多晶硅发射极中掺入砷，扩散形成发射区。其他后续工序与通常的双极型集成电路工艺相同。用这种方法制成的双极型晶体管，实现了多晶硅发射极与P+基区的自对准,有较小的基区电阻和较小的发射极－基极结电容,多晶硅发射极和多晶硅基极间距小于1微米,提高了双极型集成电路的速度，也提高了电路的集成度。用这种技术已制成存取时间为2.7纳秒发射极耦合逻辑电路的1千位随机存储器。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条