说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 数字延迟电路
1)  digital delay circuit
数字延迟电路
2)  digital delay
数字延迟
3)  circuit delay
电路延迟
4)  Delay circuit
延迟电路
5)  Digital delay line
数字延迟线
1.
A new time-digital convert circuit based on digital delay line;
一种基于数字延迟线的新型时间数码变换电路
2.
By combining the beamformer structure of a FIR filter fan and digital delay lines, the order of a FIR filter fan is reduced.
此方法使用了数字延迟线和FIR滤波器组相结合的宽带波束形成器结构。
3.
Based on the high-speed ADC and the great capacity FIFO, the design method of hardware and soft- ware for digital delay line is introduced.
介绍了基于高速的AD、DA,以及大容量FIFO的数字延迟线硬件和软件设计方法。
6)  digital delayer
数字延迟器
1.
Final, improve of beam-pointing drift with digital delayer at elements or sub-arrays is given.
文章也给出了阵列单元或子阵设置数字延迟器后,扫描波束指向漂移改善的分析结果。
补充资料:DCME(数字电路倍增设备)
DCME(数字电路倍增设备)

——DCME是英文DigitalCircuitMultiplicationEquipment的缩写,即数字电路倍增设备,也有翻译成数字话路倍增设备的。1998年CCITT的建议G.763中把DCME定义为“允许将一定数量的64kbit/sPCM编码的干线信道集中在更少的传输信道中传输的一类设备。”

——在DCME中主要是通过采用数字话音插空技术(DSI)、自适应差分脉冲编码调制(ADPCM)和可变速率编码技术(VBR)来实现信息的压缩,即采用DSI技术来利用话音的间歇,采用ADPCM来降低话音的编码速率,采用VBR来克服传输中的超载情况(在信道超载时,对话音采用3bit的ADPCM来代替4bit的ADPCM)。

——DCME的优劣用电路倍增增益来表示。DCME的电路倍增增益定义为输入到DCME的输入信道数比上DCME的输出信道数。倍增增益越大,信道利用率越高。但倍增增益也不能太大,否则要影响业务的通信质量。目前,DCME的倍增增益一般在4~5倍左右,个别的据报道可达到10倍以上。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条