说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 指令高速缓冲存储器单元
1)  instruction cache unit
指令高速缓冲存储器单元
2)  cache,instruction
指令高速缓冲存储器
3)  unit,cache
高速缓冲存储器单元
4)  on-chip cache
单片高速缓冲存储器
5)  buffer storage location
缓冲存储器单元
6)  cache [英][kæʃ]  [美][kæʃ]
高速缓冲存储器
1.
Design of a Novel Dual-Port Data Cache;
一种新颖的双端口数据高速缓冲存储器
2.
You could flush the Cache iteratively, disable the cache or give the Cache new address.
在嵌入式微处理器对FIFO进行读取操作时,由于一些微处理器本身自带高速缓冲存储器(Cache),会造成读数错误,本文将分析错误原因并给出3种解决此类错误的方案。
3.
This paper discuss the basilicissues ofcache design,Include essential issues of cache design,performance analyse of cache ,the cause of invalidationand compromise of cache design.
高速缓冲存储器(Cache)技术是现代处理器设计中的核心技术之一。
补充资料:高速缓冲存储器一致性


高速缓冲存储器一致性
cache coherence

goosu huonehong eunehuqi yizhixing高速缓冲存储器一致性(cache coherence)在采用层次结构存储系统的计算机系统中,保证高速缓冲存储器中数据与主存储器中数据相同的机制。 在单处理机系统中,高速缓冲存储器数据与主存数据的不一致主要是由输人输出(1/0)操作(如直接存储器存取)引起的。在几乎所有的计算机系统中,1/0数据总是直接从主存进出而不经过高速缓冲存储器,从而,①在使用回写型高速缓冲存储器的系统中,输出数据时,1/0系统看到的只是主存中的旧数据(新数据在高速缓冲存储器中);②输人数据时,对各种高速缓冲存储器,中央处理器只能看到其中的旧数据(新数据在主存中)。为了避免这样的数据不一致,需要硬件或操作系统的干预。例如,在进行输出操作时,由操作系统将有关地址的数据移出高速缓冲存储器,或者由硬件检查高速缓冲存储器中的相应标志,发现与输出数据地址相同时,立即写回主存;在进行输人操作时,可由操作系统保证输人数据区不被缓冲,或先将高速缓冲存储器中有关地址的内容清除。 在使用虚地址高速缓冲存储器的系统中,系统软件将两个不同的虚地址映射到同一物理地址的别名现象会导致高速缓冲存储器数据与主存数据的不一致以及高速缓冲存储器中出现同一数据的两个副本。通过对别名进行简单的限制就可避免这种形式的不一致。 共享存储多处理机的高速缓冲 存储器一致性 高速缓冲存储器一致性问题主要出现在共享存储器的多处理机系统中。多处理机对高速缓冲存储器一致性的要求可表述为:任意一次取数操作得到的结果都必须是最近一次对该数据进行写操作时写人的值。由于互联网的延迟和系统中各种缓冲机制的影响,“最近”的含义实际是无法准确定义的。共享存储器的一致性模型研究的就是从程序员的角度如何容忍对“最近”一词的模糊认识;而高速缓冲存储器一致性机制则在此基础上讨论如何维持同一数据的多个相同副本。 虽然共享数据的多副本现象是高速缓冲存储器数据不一致的主要原因,但有时非共享数据也会出 现不一致的问题。其原因除了前述的1/0操作外, 还有进程迁移。若一个进程在处理机A上访问了商一211变量X,迁移到处理机B后又修改了X,则当它再回到A时,就会读到A的高速缓冲存储器中存在着的X的旧值。如果强制每次上下文切换时都清除高速缓冲存储器,就不会出现这种情况,但系统性能将会下降。更好的方法是在高速缓冲存储器数据的标志中增加进程标识符(PID)信息。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条