2) RDRAM Rambus
DRAM存储器总线式动态随机存取存储器
3) SDRAM Synchronous Dynamic Random Access Memory
同步动态随机存取存储器(同步内存)
4) SRAM
静态随机存取存储器
1.
The Single Event Effect(SEE) simulation experiment was carried out on proton accelerators for Static Random Access Memories(SRAMs).
应用质子直线加速器进行了静态随机存取存储器(SRAM)的单粒子效应模拟实验研究。
2.
The SEU heavy ion LET thresholds were between 4～8MeV·cm 2/mg and the saturation SEU cross sections were of the order of 10 -7 cm 2·bit -1 , for IDT and HM series Static Random Access Memories (SRAMs).
应用重离子加速器和 2 52 Cf源进行单粒子翻转效应实验 ,测量得到 IDT系列和 HM系列静态随机存取存储器的单粒子翻转重离子 L ET阈值为 4～ 8Me V· cm2 /mg,单粒子翻转饱和截面为 10 -7cm2 · bit-1量级 ,位单粒子翻转截面随集成度的提高而减小。
3.
Expermental methods were emphatically described for measuring the proton Single Event Upset (SEU) cross section in Static Random Access Memories (SRAMs).
描述了测量静态随机存取存储器质子单粒子翻转截面的实验方法。
5) static random access memory
静态随机存取存储器
1.
The manufacture of system for testing static random access memory radiation effect;
静态随机存取存储器辐射效应测试系统的研制
2.
Full Custom Design and Realization of Static Random Access Memory IP Core;
静态随机存取存储器IP核全定制设计与实现
6) dynamic random access device
动态随机存储器
1.
Due to the above characteristics, Ba xSr 1-xTiO 3 thin films show promising applications in high-density dynamic random access devices(DRAMs).
铁电钛酸锶钡材料具有十分优越的介电性能 :高的介电常数 ,较低的介电损耗 ,好的绝缘漏电性能 ;而且 ,通过调节材料中的Ba/Sr成分比 ,可改变材料的居里相变温度TC,以满足特定应用环境的温度需要 ,在超高密度集成的动态随机存储器 (DRAM)方面表现出广阔的应用前景 。
补充资料：动态随机存取存储器芯片
动态随机存取存储器芯片
dynamic random access memory chip,DRAM
丽爪厂-.亡再再—A一A饭二加肋姗娜再生地址丽爪厂几一J一-骊一一一几..…厂一~A0一Al二厂一1川功功留 行地址列地址(a) 图4(a)仅豆丽方式; (b)(e)DRAM的别新方式(b)亡丽在前方式;(c)隐含方式出数据有效的时间。目前有120，100，70，60ns等种类，在DRAM产品上分别用一12，一10，一7，一6表示。实际使用时列地址读出时间t优也很重要，它是由石店下降边到读出数据有效的时间，通常为40ns一ZOns。由于列选读出时间比行选读出时间小得多，而行选工作时，选中行线所有单元存储的数据均输出到列数据寄存器;因此】〕RAM可以选择快速工作方式，即在瓦骊变为低后，连续访问已选中行的不同列的存储单元。在快速工作方式下同样可有读出、写入和读一改写操作。有三种快速工作方式，即页面方式、半字节方式、列静态方式，最常用的是页面工作方式。 (1)页面方式豆后为低时，石店连续输人页脉冲。用〔骊污下降边锁存由地址线输人的不同的列地址，从而访问同一行地址、不同列地址的存储单元。由于不需每次访问都由豆入弓变低开始，因而后面的访问读出时间和周期可大大缩短。 (2)半字节方式豆丽为低时，第一个硕丽下降边锁存由地址线输人的第一个列地址。以后的三个亡丽下降边锁存内部自动加一的列地址。这样可快速访问行地址相同、四个列地址连续的存储单兀。 (3)列静态方式当瓦店为低时，石店的下降边锁存第一个列地址，读出其数据(或进行其它操作)，然后厄丽和瓦活维持低电平。通过改变地址线输人的列地址来改变要访间的存储单元，这时的控制类似于.态随机存取存储器芯片的操作。 初期的1〕RAM是PMC6工艺制作的，但广泛使用的是NMC6和CMC6DRAM。由于静态功耗的限制，NMC61〕RAM目前只做到256 kb。随着CNI(万微细加工技术的高度发展，CMC6DRAM已达到64 Mb。NMG6I)R AM 256kb芯片的静止功耗约为25inw，而ChKE】〕RAM256kb到16Mb芯片均不大于5.5n1w。这两种工艺的工作功耗均为400 n1w左右。 微细加工技术的发展，不仅使I)RAM的容量不断加大，访问时间加快，而且在结构上出现了各种不同的字长。初期DRAM的字长仅1位，输人数据与输出数据用两个管脚，后来增加到4位字长。容量提高到IMb以上的DR人M又增加到8位和16位字长。例如对4Mbl)R AM，结构上有4MI〕xl，IML〕x4，512kbX8，256kbX16等不同字长。这样，可用最少量的芯片满足各种系统对存储容量的不同需求。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条