说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 层间绝缘体
1)  interlevel insulator
层间绝缘体
2)  insulation between layers
层间绝缘
3)  nonmagnetic insulator (semiconductor) interlayer
非磁绝缘(半导)体间隔层
4)  multilevel insulator
多层绝缘体
5)  layer insulation test
层间绝缘试验
6)  Dielectric Protective Layer
绝缘体保护层
补充资料:金属-绝缘体-半导体系统
      金属-绝缘体-半导体(简写为 MIS)系统的三层结构如图1所示。如绝缘层采用氧化物,则称为金属-氧化物-半导体(简写为MOS)系统。硅片上生长一层薄氧化膜后再覆盖一层铝,就是最常见的MOS结构。60年代以来MIS系统无论在技术应用方面还是在物理研究方面都有着十分特殊的作用。
  
  当半导体衬底接地,金属层(通常称为栅极)上施加电压时,半导体表面形成电荷层。以P型半导体衬底为例,当栅压为负,它会吸引空穴到半导体表面,使表面形成带正电荷的空穴积累层;当栅压为正,它既有把多数载流子空穴从P型半导体表面排斥走的作用,又有吸引少数载流子电子到半导体表面的作用。当正栅压较小时,主要是空穴被排斥走,形成带负电荷的耗尽层,负电荷来源于电离的受主,这时虽然也有电子被吸引到表面,但为数尚少。当正栅压增大到超过一定的阈值电压,吸引到表面的电子浓度迅速增大,在表面形成电子导电层,因为其载流子和体内导电类型相反,因而称为反型层。反型层与衬底之间被耗尽层隔开,如同PN结一样,称为场感应结。图2中给出了与反型层情况相应的能带图。
  
  如果如图3所示,在P型衬底的MOS系统中增加两个N型区,分别称为源(用S表示)区和漏(用D表示)区,这就是N沟道的MOS晶体管。当栅压低于阈值电压时,由于源区和漏区被P型区隔开,源和漏间相当于两个背靠的PN结,因此,当源、漏间加一定电压后,没有明显的电流,只有微量的PN结反向电流。但当栅极正电压超过阈值电压后,P型Si表面出现的反型层(N型层)把源区和漏区沟通,形成导电沟通。这时再在源、漏之间加一定的电压,就会有明显的电流流过。也就是说,通过控制栅压的极性和数值,可以使MOS晶体管分别处于导通或截止的状态,利用这一性质做成的MOS集成电路,可以实现各种逻辑功能。由于MOS集成电路具有工艺较简单、结构尺寸较小、连线数目较少等优点,使之较易实现大规模集成,因而是当前大规模集成电路中最重要的类型之一。
  
  MIS系统实际上构成一个电容器,?鹗舨愫桶氲继宄牡资撬牧礁黾濉K胍话愕缛萜鞯那鹪谟诘缛葜挡⒉皇呛愣ǖ模蚨梢砸胛⒎值缛?C(V),它是偏压V的函数,这个函数关系称为MIS电容器的C-V特性。根据绝缘层的厚度、半导体衬底的掺杂浓度,从理论上很容易计算出C-V曲线,而实际测量得到的C-V曲线总是偏离理想的情况。这是因为在实际的 MIS电容的绝缘层中往往存在有各种电荷和在绝缘体和半导体的界面附近存在有界面态。正因为如此,可以通过对实际C-V曲线的分析,研究绝缘层中电荷和界面态的性质。金属-SiO2-Si系统是研究最多的MIS结构,其中主要的电荷形式有:可动离子电荷(例如Na+,K+)、Si-SiO2界面固定正电荷、辐射电离的陷阱和界面态。基于掩蔽作用和钝化作用发展起来的硅平面技术,是目前最重要的半导体工艺技术,在这里Si-SiO2系统成为半导体器件的基本组成部分。SiO2中的电荷以及Si-SiO2界面态,会影响器件的参数,特别是影响到器件长期使用的可靠性和稳定性。正是由于对金属-SiO2-Si系统做了广泛的研究,找到了减少以致消除各种电荷状态不良影响的手段,才使得Si晶体管以及大规模集成电路得以有如此迅速的发展。
  
  MOS系统的表面反型层厚度为几埃至几十埃,因而可以把反型层中的电子看成是二维的电子气。近年来其中丰富的物理现象引起了很多物理学家的兴趣。特别是因为可以通过改变栅压在同一样品上使反型层中的电子浓度变化若干个数量级,为研究多电子效应随浓度的变化提供了实验数据。
  
  

参考书目
   A. S.格罗夫著,齐建译:《半导体器件物理与工艺》,科学出版社,北京,1976。(A.S.Grove,Physics and Technology of Semicondotor Device,John Wiley & Sons,New York,1967.)
  

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条