说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 数字频率表
1)  digital frequency meter
数字频率表
2)  digital frequency
数字频率
1.
Designing of Dynamic Storages by Digital Frequency Synthesis Based on Embed
嵌入式数字频率合成系统动态存储器设计
2.
To distinguish the differences among analog frequency,digital frequency and normalization frequency is very important in signal processing and computer simulation.
在信号处理和计算机仿真中,明确模拟频率、数字频率及归一化频率等各种频率之间的关系是十分重要的。
3)  digital frequency counter
数字频率计
1.
Study and design of adaptive digital frequency counter based on VHDL and FPGA;
基于VHDL和FPGA的自适应数字频率计的研究与设计
2.
The design and simulation of simplified digital frequency counter based on Multisim9.0
基于Multisim9.0简易数字频率计的设计与仿真
3.
By the example of the digital frequency counter design on FPGA, this paper introduces the design of SOC(System On Chip) based on FPGA/CPLD.
通过例举基于FPGA的数字频率计的设计 ,阐述了如何利用FPGA/CPLD实现片上系统。
4)  digital cymometer
数字频率计
1.
A 12-bit uniform precision digital cymometer with automatic switching range;
量程自动转换的12位十进制等精度数字频率计
2.
Design of Digital Cymometer Based on VHDL;
基于VHDL的数字频率计设计
3.
Design digital cymometer of using FPGA;
用FPGA设计数字频率计
5)  digital frequency synthesizer
数字频率源
1.
Design of digital frequency synthesizer for ground-wave synthetic pulse and aperture radar;
地波综合脉冲孔径雷达的数字频率源设计
6)  digital frequency meter
数字频率计
1.
Design of programmability variability range digital frequency meter based on ISP devices;
基于ISP器件的可编程变量程数字频率计的设计研究
2.
This paper illustrates the general design of digital frequency meter based on FPGA/CPLD Technology.
简述了基于FPGA/CPLD技术的数字频率计的总体设计。
3.
A method and the procedure of the design of digital system are introduced,the digital frequency meter is designed which is based on the ispLSI1016 device of Lattice company.
介绍了采用ISP技术设计数字系统的方法和过程 ,并设计出基于ISP器件的量程自动转换的数字频率
补充资料:数字频率表
      测量电信号频率的数字仪表。其测量范围宽(毫赫~吉赫),准确度高。主要用于电网、电子电路及电信网络中。
  
  数字频率表采用求取被测信号周期Tx与标准信号周期Tx比值的方法来测量信号频率,其原理示于图1, 时间关系见图2。先将频率为fx的被测电信号整形为周期Tx=1/fx的脉冲信号,然后送至控制门。标准信号源产生周期为Tx的标准信号。控制门由标准信号控制,其开启时间与标准信号的周期Tx相等。控制门开启时,经整形的被测信号进入计数器,记录到的脉冲数x=Tx/Tx=Txfx,因此x正比于被测频率fx。由于fx=x(1/Tx),增大Tx可以提高读数的有效位数。当被测信号的频率fx很低时,为了得到足够的读数位数,须取很长的标准周期Tx,这将使测量时间过长,效率降低。为解决这一问题,在fx很低时,常采用相反的比较方法。即控制门由被测信号控制,它的开启时间与被测信号的周期Tx相等,而将标准信号通过控制门送入计数器,计数器记录到的脉冲数x=Tx/Tx,被测频率fx=1/Tx=1/(xTx)。此时,应选取很小的标准信号周期Tx值,才能获得较多位数的x值。  测量中所用的标准信号,由晶体振荡器产生的信号经整形、分频而得到。由于晶体振荡器的频率很稳定,故数字频率表的误差很小,一般为±10-8,上限测量范围可达10吉赫。
  

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条