1) multichannel buffer [MCB]
多道缓存接口
2) multichannel buffered serial port(McBSP)
多通道缓存串行口(McBSP)
3) McBSP
多通道缓冲串行接口
1.
The media access method and technological characteristic of CANBUS is introduced, the application feasibility and the character of dataflow of CANBUS in the digital relay protection is also analyzed, the hardware and software design scheme of the in- terface between McBSP(DSP) and CAN controller is provided.
介绍了CAN总线的介质访问方法与技术特点,分析了CAN总线在数字继电保护系统中的应用可行性和所传送数据流的性质,给出了DSP的McBSP(多通道缓冲串行接口)与CAN控制器接口的硬件配置方案和软件设计流程。
2.
The system carrys on A/D,D/A transformation through audio signal interface chip TLC320AD50C,realizes communication of TLC320AD50C chip with DSP chip through Multichannel Buffered Serial Port(McBSP) and realizes modulation & demodulation of 2PSK by DSP software.
所设计的系统通过音频接口芯片TLC 320AD 50C进行A/D和D/A转换,通过DSP的多通道缓冲串行接口M cBSP实现TLC 320AD 50C与DSP芯片的通信,通过DSP软件完成2PSK调制解调功能。
4) cache interface
超高速缓存接口
5) McBSP
多通道缓冲串口
1.
Data Acquisition Based on McBSP of DSP;
基于VC5402多通道缓冲串口的数据采集
2.
It uses the high speed sampling function of new SCM(C8051F330) and its UART,fast processing function of DSP and its McBSP and high speed clock of FPGA to complete the real-time、fast extraction,transmission and processing of the location signal.
对月球车的定位系统进行了分析和研究,并针对登月过程中需要对月球车进行实时、精确的定位要求,文章利用了新型单片机C8051F330的高速采样功能与其标准串口对基站中三根测向天线的比相信号进行实时提取和传输;利用FPGA的高速时钟完成测向信号的计数;利用DSP芯片TMS320C6713的快速处理功能与其多通道缓冲串口完成测距信号和测向信号的实时传输和处理,保证了月球车在短暂的、有效的时间内完成精确定位,有效地解决了月球车在定位过程中的精度问题。
3.
Based on the TMS320VC5402 DSP McBSP characteristics and the PCM Encoding and Decoding chip TP3067 Characteristics, The paper provides McBSP of DSP acquires PCM data, The DSP and TP3067 simultaneously in standard E1 achieve time-division exchange between different Bitstream channel.
根据TMS320VC5402 DSP芯片的多通道缓冲串口特点和PCM编译码芯片TP3067的工作特性,提出了用DSP的多通道缓冲串口(McBSP)采集PCM数据,并在DSP和TP3067同时工作在标准E1速率时实现不同码流间信道的时分交换。
6) multi-channel and multi-interface
多信道多接口
1.
Current routing protocol cannot sufficiently implement multi-channel and multi-interface in Mobile Ad Hoc networks(MANET).
在移动自组织网络中,还没有实现多信道多接口的功能。
补充资料：CPU缓存
缓存的工作原理是当CPU要读取一个数据时，首先从缓存中查找，如果找到就立即读取并送给CPU处理；如果没有找到，就用相对慢的速度从内存中读取并送给CPU处理，同时把这个数据所在的数据块调入缓存中，可以使得以后对整块数据的读取都从缓存中进行，不必再调用内存。
正是这样的读取机制使CPU读取缓存的命中率非常高（大多数CPU可达90左右），也就是说CPU下一次要读取的数据90都在缓存中，只有大约10需要从内存读取。这大大节省了CPU直接读取内存的时间，也使CPU读取数据时基本无需等待。总的来说，CPU读取数据的顺序是先缓存后内存。
目前缓存基本上都是采用SRAM存储器，SRAM是英文StaticRAM的缩写，它是一种具有静志存取功能的存储器，不需要刷新电路即能保存它内部存储的数据。不像DRAM内存那样需要刷新电路，每隔一段时间，固定要对DRAM刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，这也是目前不能将缓存容量做得太大的重要原因。它的特点归纳如下：优点是节能、速度快、不必配合内存刷新电路、可提高整体的工作效率，缺点是集成度低、相同的容量体积较大、而且价格较高，只能少量用于关键性系统以提高效率。
按照数据读取顺序和与CPU结合的紧密程度，CPU缓存可以分为一级缓存，二级缓存，部分高端CPU还具有三级缓存，每一级缓存中所储存的全部数据都是下一级缓存的一部分，这三种缓存的技术难度和制造成本是相对递减的，所以其容量也是相对递增的。当CPU要读取一个数据时，首先从一级缓存中查找，如果没有找到再从二级缓存中查找，如果还是没有就从三级缓存或内存中查找。一般来说，每级缓存的命中率大概都在80左右，也就是说全部数据量的80都可以在一级缓存中找到，只剩下20的总数据量才需要从二级缓存、三级缓存或内存中读取，由此可见一级缓存是整个CPU缓存架构中最为重要的部分。
一级缓存（Level1Cache）简称L1Cache，位于CPU内核的旁边，是与CPU结合最为紧密的CPU缓存，也是历史上最早出现的CPU缓存。由于一级缓存的技术难度和制造成本最高，提高容量所带来的技术难度增加和成本增加非常大，所带来的性能提升却不明显，性价比很低，而且现有的一级缓存的命中率已经很高，所以一级缓存是所有缓存中容量最小的，比二级缓存要小得多。
一般来说，一级缓存可以分为一级数据缓存（DataCache，D-Cache）和一级指令缓存（InstructionCache，I-Cache）。二者分别用来存放数据以及对执行这些数据的指令进行即时解码，而且两者可以同时被CPU访问，减少了争用Cache所造成的冲突，提高了处理器效能。目前大多数CPU的一级数据缓存和一级指令缓存具有相同的容量，例如AMD的AthlonXP就具有64KB的一级数据缓存和64KB的一级指令缓存，其一级缓存就以64KB64KB来表示，其余的CPU的一级缓存表示方法以此类推。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条