1) decade counter circuit
十进制计数回路
2) decade counting circuit
十进制计数电路
3) multiple decade counter
多路十进制计数器
5) decimal counting circuit
十进位计数电路
6) decimal counter
十进制计数器
1.
In order to reduce the power dissipation correlative with redundant states in sequential circuits and the redundant leap of the lock, low power design of decimal counter is proposed in this paper.
本文从抑制时序电路中的冗余状态、时钟信号冗余跳变产生的额外功耗出发,提出了一种低功耗十进制计数器的新设计。
2.
Based on the working principle,counter structure and Clocked Transmission Gate Adiabatic Logic circuits,a design scheme of decimal counter with reset is proposed.
通过对计数器和钟控传输门绝热逻辑电路工作原理及结构的研究,提出一种带复位功能的低功耗十进制计数器设计方案。
补充资料：十进制
最常用的一种位值制记数法。以十为进位基数，逢十进一位。任何一个正整数都有一个且只有一个十进制表达式：n=an·10n+an-1·10n-1+…+a1·10+a0，其中a0，a1，…，an是0～9中的一个数，an≠0。通常把n简记为anan－1…a1a0。同样，小数也有唯一的十进制表示法。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条