1) combinational logic circuit
组合逻辑电路
1.
Research on power analysis of CMOS combinational logic circuits;
CMOS 组合逻辑电路的功耗分析研究
2.
The realization of a combinational logic circuit simulation platform with Applet technology of Java 2 is introduced in this paper.
介绍了以Java 2标准中的Applet技术开发组合逻辑电路网络仿真实验平台的原理。
3.
The competitive risks simulation in combinational logic circuit can locate all the competitive risks in the example with rapidity and precision,and eliminate them effectively by the introduction of blockade pulse.
通过仿真软件对组合逻辑电路中,竞争冒险的仿真分析,能快捷、全面地检查出实例中存在的所有竞争冒险,并侧重于引入封锁脉冲进行消除,有效地消除了竞争冒险。
2) combinational logic circuits
组合逻辑电路
1.
The Application of Design Combinational Logic Circuits Based on Multisim;
Multisim在组合逻辑电路设计中的应用
2.
Test and diagnosis technology are researched about combinational logic circuits of the control system of magnetic bearings to be used in hard disk drives.
研究了硬盘主轴磁力轴承控制电路中组合逻辑电路的测试及故障诊断方法 ,提出了对芯片级故障 ,固定型故障以及误连等常见故障形式的测试及诊断方
3.
Conventional test generation algorithms for combinational logic circuits make use of backtracking during the search, that results in lowering down their running efficiency.
传统的组合逻辑电路测试方法在搜索过程中都不可避免地要进行反向回溯 ,由于反向回溯的次数过多 ,往往会降低算法的效率 。
3) combinatorial logical circuit
组合逻辑电路
1.
Karnaugh map is the most often used and effective tool for the design or analysis of combinatorial logical circuit.
卡诺图是组合逻辑电路设计和分析常用和有效的数学工具,既可以化简逻辑函数,也可以分析组合逻辑电路的竞争冒险。
2.
The paper presents the implementation idea of combinatorial logical circuit based on CPLD in VHDL, and offers a specific application named decoding and I/O control of embedded teaching system to explain how to carry out the idea, including part of programming code.
本文介绍了基于CPLD组合逻辑电路的VHDL设计思想,并结合嵌入式教学系统的译码和I/O控制电路的具体应用,做了较为详细的例证,其中包含部分代码。
3.
The design of combinatorial logical circuit with many output variables is more complex than that with one output variable,because of the more output variables.
大多数的组合逻辑电路属于多输出电路 ,在进行多输出电路的设计时 ,由于输出变量增多 ,情况较单输出电路复杂 ,采用一般的设计方法分别对每个输出函数进行设计 ,尽管各个输出电路是最简的 ,但对整个系统来说并不一定最简 ,这时可以从系统整体来考虑 ,采取利用公共项、利用部分输出结果以获得另一些输出和分解成小系统等方法使系统设计简
4) Combination logic circuit
组合逻辑电路
1.
Analysis of trouble diagnosis of combination logic circuit;
组合逻辑电路的故障诊断分析
5) combinational circuits
组合逻辑电路
1.
This paper addressed the problem of timing safe replaceability for combinational circuits.
讨论了组合逻辑电路的时序安全可替换性问题 ,即如何判断一个组合逻辑电路可以替换另一个组合逻辑电路而电路的速度不会降低 。
6) hard-wired logic
逻辑电路组
补充资料：逻辑电路
| 逻辑电路 logic circuit 信号取值为0和1或有限个值，而且输入信号与输出信号之间存在确定逻辑关系的电路。信号值为0的含义是：电路断开，或低电位信号，或无脉冲信号；信号为1的含义是：电路导通，或高电位，或有脉冲信号。逻辑电路有两种基本类型：一为组合逻辑电路，一为时序逻辑电路。 最简单的二值逻辑电路在两个输入信号a、b与一个输出信号p之间的三种最基本的逻辑关系为“与”运算、“或”运算和“非”运算（见表）。这三种基本运算可用相应的门电路实现。
由各种门电路和记忆元件（如触发器）等组成的电路通称为数字电路。研究逻辑电路主要是研究数字电路和其他具有开关特性的元件所构成的电路中各点信号之间的逻辑关系（包括时间关系）及所实现的功能。早期的逻辑电路主要是继电器接点电路。随着电子计算机的出现，数字电路成为研究逻辑电路的主要对象。20世纪60年代以前，研究的重点在于如何用最少的元件实现给定的逻辑功能。后来随数字集成电路技术的发展，电路的可靠性、易测性、模块化，以及工作速度的提高和故障诊断等遂成为研究的主要课题。利用计算机对逻辑电路进行分析、设计，也是研究逻辑电路的重要方向。逻辑电路的应用范围十分广泛，特别是在计算机、数字控制、通信、生产过程自动化和仪表方面应用更多。它与大规模、超大规模数字集成电路的研究和发展有密切的关系。 |
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条