说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 数字锁相
1)  digital lock-in
数字锁相
1.
The digital lock-in technique is used to rather extract the effective signal from the noise and reduce the measurement error.
采用数字锁相技术从噪声中提取有效信号,以减小测量误差。
2.
The new technology called Digital Lock-in could dramatically improve the S/N ratio and bring the application of PEM to a new stage.
新的数字锁相(Digital Lock-in)显示技术为光发射显微镜的应用带来了新的变革。
2)  DPLL
数字锁相
3)  digital phase locked loop
数字锁相
1.
A new method of digital phase locked loop based on digital signal processing(DSP) and complex programmble logic device(CPLD) was proposed.
提出了一种基于数字信号处理技术(DSP)和可编程逻辑控制器件(CPLD)的全数字锁相方法。
2.
In order to realize the frequency and phase of output voltage synchronized with input voltage when UPS works, in the paper, a digital phase locked loop based on MCU with high precision is presented.
为了实现不问断电源(UPS)运行时输入输出电压频率和相位保持一致,本文结合锁相环的原理,利用单片机实现高精度的数字锁相环。
4)  digital lock in
数字锁相
1.
In this paper,the theory of using digital lock in technique to measure micro ohm resistance and its experiment device are discussed.
讨论了用数字锁相技术进行μΩ电阻测量的原理及其装置,并给出了模拟测量μΩ电阻的测试结果。
5)  digital PLL
数字锁相
1.
A digital PLL is implemented based on TMS320C2407A DSP circuit.
为了实现光伏逆变系统与电网的可靠并联运行,采用了一种基于DSP芯片TMS320C2407A实现数字锁相的方法,并通过实验作了验证,实验结果表明,锁相精度高,稳定可靠。
6)  digital phase locked loop
数字锁相环
1.
Design of all digital phase locked loop based on VHDL;
基于VHDL的全数字锁相环的设计
2.
A new digital phase locked loop based on FPGA
一种新型数字锁相环的设计
3.
DSP TMS320LF2407A was adopted to realize digital phase locked loop,sample parameters during induction heating process and realize constant current control algorithm.
DSP采用TMS320LF2407A,主要用于实现数字锁相环、参数采样和恒流控制算法;CPLD采用EPM7128,主要用于完成驱动死区时间设置,并由此芯片来完成系统中其它逻辑控制功能。
补充资料:锁相放大器
分子式:
CAS号:

性质:又称锁相放大器,是一种采用相敏检波器的交流电压表。它可分为三个主要部分:信号通道,低通滤波器和参考通道。它只检出与输入信号同频、同相的信号(包括噪声)。由于噪声的随机性,具有同频、同相噪声的可能性很小,因而大幅度降低。在电化学测量中,它常用来检测微弱信号,广泛应用于交流阻抗法、原位光谱法、极谱法等测量;对于半导体光电化学的研究也是不可缺的工具。

说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条