说明:双击或选中下面任意单词,将显示该词的音标、读音、翻译等;选中中文或多个词,将显示翻译。
您的位置:首页 -> 词典 -> 分量译码器
1)  component decoder
分量译码器
2)  segment decoder
分段译码器
3)  block parallel decoder
分块并行译码器
4)  coder & decoder of linear array code
线性分组码编译码器
1.
Moreover it shows the advantages of Verilog HDL at complicated circuit design by designing coder & decoder of linear array code.
并以线性分组码编译码器的具体设计实现说明了Verilog HDL设计的程序结构清晰,无需考虑具体电路的实现,大大减少了设计人员的工作量,提高了设计的准确性和效率。
5)  quantization decoding
量化译码
1.
An effective quantization decoding implement is proposed.
这里着重介绍LDPC码软判决译码的基本思想,以及LDPC码的量化译码方案,提出了一种高效的量化译码实现方案。
6)  decoding quantization
译码量化
1.
(2) An effective decoding quantization scheme for the accepted QC-LDPC code word is obtained based on the Min-Sum decoding algorithm.
(2)论文根据最小和译码算法,得到了选用的QC-LDPC码字的高效译码量化方案,该方案得到了接近浮点的译码性能。
补充资料:译码器


译码器
decoder

  ylmoq!译码器(decoder)将每一个输人代码转换为另一个对应的输出代码,即完成翻译代码工作的组合逻辑电路。它常用在数字显示电路中。 图1是一个2线一4线译码器的逻辑图,AIA。是输人代码,Y3、YZ、Yl、Y。是输出代码。由表1可见,当A:、A。为任一代码时,Y3、YZ、Y卜Y。均给出一个对应的代码。而且,由于每个输出代码中仅有一位是1,因而可以分别用每根线的输出1状态作为一个输人代码的译码输出。 图12线一4线译码器的逻辑图 图1中的S端是附加控制端,S一1时译码器工作,S一。时译码器被禁止工作,每个输出端都停留在逻辑。状态。如果把S作为数据输人端,A:、A0作为地址输人端,则此电路又是一个多路分配器。 表1图i电路的功能表┌───┬──────┐│AIA。 │Y3 YZ YIY。 │├───┼──────┤│00 │0 0 01 │├───┼──────┤│01 │0 0 10 │├───┼──────┤│1O │0 1 00 │├───┼──────┤│11 │1 0 00 │└───┴──────┘ 在有些译码器中,每个输出代码中可能不止一位是1,常见的七段字形译码器就是一例。图2是七段字形译码器的符号,表2是它的功能表。从表2中可以看到,输人代码A3A:AIA。的。。。。一1001状态分别表示十进制数的O一9,输出代码的a、b、e、d、e、f、g分别控制着七段字符显示器(见图3)的一段。例如当A。AZAIA。=o一01(表示十进制的5)时,输出代码abedefg=10一2011,即a、C、d、f、g为1,于是对应的各段被点亮,在显示器上显示出5的字形。
说明:补充资料仅用于学习参考,请勿用于其它任何用途。
参考词条