β乘法器,β multiplier,音标,读音,翻译,英文例句,英语词典

您的位置：首页 -> 词典 -> β乘法器

1) β multiplier 点击朗读

β乘法器

2) paired multiplier 点击朗读

乘二乘法器

3) multiplying unit 点击朗读

乘法器，乘法部件

4) Multiplier [英]['mʌltɪplaɪə(r)] [美]['mʌltə'plaɪɚ] 点击朗读

乘法器

A method of harmonics measurement based on the multiplier; 点击朗读

基于乘法器的谐波测量方法

Algorithm and circuit design for secondary Booth encoded multiplier; 点击朗读

二次Booth编码的大数乘法器设计

A new algorithm for design of the Booth-based multiplier unit; 点击朗读

一种新的Booth乘法器设计方法

更多例句>>

5) gilbert multiplier 点击朗读

Gilbert乘法器

6) modular multiplier 点击朗读

模乘法器

Accoding to the 2P scaling theory, We also propose the high efficiency auto scaling modular multiplier for signed numbers in RNS which could avoid the overflow problem.

在余数系统中,模加法器与模乘法器属于最基本也是最重要的算术运算单元,因此提高余数系统中模加法器与模乘法器的性能具有重要意义。

补充资料：乘法器

乘法器
multiplier

句场a1bla2比a3场a3场十a3场a2坛al场a0比巧氏P，P;叭几PIPO图3 4K4位乘模块的逻辑阵列c卜engfaqi乘法器(multiPlier)对以数字形式表示的两个或多个n位数求积的一种运算电路。早期乘法器求积的过程与手算的过程相似，即每次检查乘数中的一位，当被检查的乘数位为1时将被乘数与部分积的前n位相加，为0时不相加，每完成一次这样的过程部分积向右移一位(见图1)。这种乘法器(见图2)一般是利用运算器中的加法电路，再增加一个被乘数寄存器和一个控制相乘次数的控制计数器，手算乘法器乘数 1101(洲X)0000部分积只1001 1101乘数为1，加被乘数 1 101 1101伽〕《洲) 0000 01101以刃右移以洲洲)0011 0100乘数为0，右移— 1101 0001 1010乘数为0，右移一01110101 1101乘数为1，加被乘数 1 110 1010 0111 0101右移1 0 01图1两个4位二进制数相乘部分乘积乘数寄存器被乘数寄存器右移加法器图2二进制定点乘的基本结构用加法器右斜送结果至累加器的方法实现右移。控制计数器记录加和移位次数，鉴别乘过程是否结束。乘数右移后检查末位是否为1。是1，加被乘数;是0，不加被乘数。乘操作完毕时得到双字长乘积。这种乘法器的求积速度较慢。为加快乘法速度，在60年代中期出现了许多改进方案，如多位扫描技术、乘数再编码技术等，至今仍被广泛采用。多位扫描技术采用每次检查乘数位中的两位或更多位的办法来减少加一移次数;乘数再编码技术采用冗余的带符号数位的编码来代替普通的乘数位，使在乘数中出现一申0或1时仅执行移位而减少了乘法中执行加操作的次数。这两项技术能在完成两个n位数乘法中将所需的加操作次数减少到图示算法的n/2或n/3，两次加操作之间的平均移位长度增加到2或30 随着大规模集成电路的发展，出现了多种高速并行乘法器模块或阵列乘法器。图3示出了用多个全加器FA组成的4x4位乘模块的设计原理。除此以外，还出现了一些专用的乘法器芯片(16x16位或32 x 32位)。

说明：补充资料仅用于学习参考，请勿用于其它任何用途。

参考词条

CORDIC乘法器乘法/除法器伺服乘法器，随动乘法器脉冲乘法器硬件乘法器模拟乘法器并行乘法器

LSD乘法器 Booth乘法器乘/除法器电乘法器双乘法器

说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
	您的位置：首页 -> 词典 -> β乘法器 1) β multiplier β乘法器 2) paired multiplier 乘二乘法器 3) multiplying unit 乘法器，乘法部件 4) Multiplier [英]['mʌltɪplaɪə(r)] [美]['mʌltə'plaɪɚ] 乘法器 1. A method of harmonics measurement based on the multiplier; 基于乘法器的谐波测量方法 2. Algorithm and circuit design for secondary Booth encoded multiplier; 二次Booth编码的大数乘法器设计 3. A new algorithm for design of the Booth-based multiplier unit; 一种新的Booth乘法器设计方法更多例句>> 5) gilbert multiplier Gilbert乘法器 6) modular multiplier 模乘法器 1. Accoding to the 2P scaling theory, We also propose the high efficiency auto scaling modular multiplier for signed numbers in RNS which could avoid the overflow problem. 在余数系统中,模加法器与模乘法器属于最基本也是最重要的算术运算单元,因此提高余数系统中模加法器与模乘法器的性能具有重要意义。补充资料：乘法器乘法器 multiplier 句场a1bla2比a3场a3场十a3场a2坛al场a0比巧氏P，P;叭几PIPO图3 4K4位乘模块的逻辑阵列c卜engfaqi乘法器(multiPlier)对以数字形式表示的两个或多个n位数求积的一种运算电路。早期乘法器求积的过程与手算的过程相似，即每次检查乘数中的一位，当被检查的乘数位为1时将被乘数与部分积的前n位相加，为0时不相加，每完成一次这样的过程部分积向右移一位(见图1)。这种乘法器(见图2)一般是利用运算器中的加法电路，再增加一个被乘数寄存器和一个控制相乘次数的控制计数器，手算乘法器乘数 1101(洲X)0000部分积只1001 1101乘数为1，加被乘数 1 101 1101伽〕《洲) 0000 01101以刃右移以洲洲)0011 0100乘数为0，右移— 1101 0001 1010乘数为0，右移一01110101 1101乘数为1，加被乘数 1 110 1010 0111 0101右移1 0 01图1两个4位二进制数相乘部分乘积乘数寄存器被乘数寄存器右移加法器图2二进制定点乘的基本结构用加法器右斜送结果至累加器的方法实现右移。控制计数器记录加和移位次数，鉴别乘过程是否结束。乘数右移后检查末位是否为1。是1，加被乘数;是0，不加被乘数。乘操作完毕时得到双字长乘积。这种乘法器的求积速度较慢。为加快乘法速度，在60年代中期出现了许多改进方案，如多位扫描技术、乘数再编码技术等，至今仍被广泛采用。多位扫描技术采用每次检查乘数位中的两位或更多位的办法来减少加一移次数;乘数再编码技术采用冗余的带符号数位的编码来代替普通的乘数位，使在乘数中出现一申0或1时仅执行移位而减少了乘法中执行加操作的次数。这两项技术能在完成两个n位数乘法中将所需的加操作次数减少到图示算法的n/2或n/3，两次加操作之间的平均移位长度增加到2或30 随着大规模集成电路的发展，出现了多种高速并行乘法器模块或阵列乘法器。图3示出了用多个全加器FA组成的4x4位乘模块的设计原理。除此以外，还出现了一些专用的乘法器芯片(16x16位或32 x 32位)。说明：补充资料仅用于学习参考，请勿用于其它任何用途。参考词条 CORDIC乘法器乘法/除法器伺服乘法器，随动乘法器脉冲乘法器硬件乘法器模拟乘法器并行乘法器

©2011 dictall.com