1) MADBIST
数模混合内建自测试
1.
This paper describes a sinusoidal signal generator based on Direct Digital FrequencySynthesis Techniques(DDFS) and delta-sigma (Δ-Σ) modulation techniques in a Mixed AnalogDigital Built-In Self-Test(MADBIST) scheme.
在一个SoC系统中,数模混合内建自测试(MADBIST)的建立需要直接数字频率综合(DDFS)与Delta-sigma调制滤波两项技术的支持。
2) BIST
内建自测试
1.
Design of Programmable Memory BIST for Embedded Dual Ports SRAM;
嵌入式双端口SRAM可编程内建自测试结构的设计
2.
Embedded Flash Memory BIST For System-on-a-Chip;
SoC嵌入式flash存储器的内建自测试设计
3.
An All-Digital BIST Scheme for the ADC Test;
全数字的模数转换器内建自测试方案
3) built-in self test
内建自测试
1.
Implementation of quadratic orthogonal demodulation and built-in self test
二次正交解调算法及内建自测试的实现
2.
Aiming at the mixed-signal circuit testing,an integrated built-in self test(BIST) architecture for testing on-chip high speed ADC was presented.
针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数。
3.
The built-in self test(BIST)method for IP core and the design method for test-oriented IP core are introduced.
介绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法,指出基于IP核的系统芯片(SOC)的测试、验证以及相关性测试具有较大难度,传统的测试和验证方法均难以满足。
4) Build-in self-test
内建自测试
1.
The principle of the SRAM build-in self-test achieving and some advanced algorithms of march are analyzed in details and a typical design method of SRAM BIST is introduced by designing BIST circuits of 16k×32bit SRAM and is implemented on the Altera-EP1S25.
文中介绍了SRAM的典型故障类型和几种常用的测试方法,同时详细分析了嵌入式SRAM存储器内建自测试的实现原理以及几种改进的March算法,另外,以16k×32bitSRAM为例,给出了SRAM内建自测试的一种典型实现,并在Altera-EP1S25上实现。
2.
As a new method of design for testability build-in self-test can prominently improve the testability of the circuits.
内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性。
5) built-in self-test
内建自测试
1.
The Research on Low Power Built-in Self-test Design;
低功耗内建自测试设计方法研究
2.
Study on Built-In Self-Test Methodology for Fault Diagnosis of Mixed-Signal Circuits;
混合信号电路故障诊断的内建自测试（BIST）方法研究
3.
A low power test approach for test or built-in self-test based on arithmetic additive generator is proposed in this paper.
本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。
6) built-in self-test(BIST)
内建自测试
1.
To reduce the storage volume of the test data during the built-in self-test(BIST),a new BIST technique based on two dimensional compression of test data is presented.
为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。
2.
This method can be applied in the mixed-signal circuits test and in the Built-In Self-Test(BIST).
利用伪随机序列作为测试激励,通过计算输入输出的互相关函数得到K维特征空间,在特征空间的基础上进行分析,判别电路有无故障,实验证明该方法简单可行,且提高了测试的效率和正确性,适用于模拟及混合信号测试,适用于混合信号电路的内建自测试(BIST)。
3.
The advantagesand means of built-in self-test(BIST) are exhaustively discussed.
分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(MCM)内建自测试的目标、设计和测试方案。
补充资料：数-模和模-数转换器
电子系统中用来连接数字部件与模拟部件的信息转换装置。用以实现数字信号和模拟信号的相互转换的装置，统称为数据转换器。数-模转换器简称D/A，模－数转换器简称 A/D。数据转换器用途很多。数字技术和微处理机在信息处理、测量、通信和自动控制系统等领域里的广泛应用需要信息转换技术，于是数据转换器成为电子系统的关键构件之一。70年代初出现的集成化数据转换器，大多是用混合和单片集成电路工艺实现的。
传输特性 数字信息通常是用二进制代码表示；模拟信息通常是用电压或者电流表示。在一些设计中，两种信息之间的转换具有线性关系。图1是三位二进制数－模和模-数转换器的传输特性。它包含8个模拟电平量级与8个数码一一对应。而一个n位二进制代码则对应 2n个模拟量级。在数－模转换器中不能产生两个量级之间的输出电平；在模-数转换器中,处于两个量级之间的模拟输入电平被转换为相同的数码。因而代码的位数 n表征转换器的分辨率，即信息转换的精细程度。
数-模转换 这方面的转换技术主要有 R-2R梯形电阻网络方式与小数二进制权电流方式两种（图2）。并行二进制输入数码的每一位驱动对应的一个开关，使它接地或接输出端，以产生相应的输出电流分量。权电流方式常用于双极型转换器。它允许直接输出电流和采用电流型逻辑电路驱动开关，以获得高的响应速度。R-2R网络方式常用于CMOS转换器。高分辨率转换器常需要同时采用几种技术，以减小芯片的面积和保证有足够的精度。
由于各位输入数码不能同时达到和结束，或者各个开关本身的延迟时间不同，转换过程通常伴随着瞬态尖峰干扰,通常称为"毛刺",须采用一些新的无"毛刺"转换技术以满足某些应用场合的严格要求。
模-数转换 主要有积分式转换、逐次逼近转换和并行比较转换三种。
① 积分式转换器:由积分器、比较器、计数器、时钟发生器和控制电路构成。在几种积分方法中常用双斜率法。积分式转换器具有高的分辨率和低的噪声灵敏度，并且只占用较小的芯片面积。但转换速度低，主要用于数字电压表一类测量仪器。
② 逐次逼近转换器：由比较器、逐次逼近寄存器和数-模转换器构成。它对输入量与数-模转换器的输出量进行比较。后者按时钟节拍从高位到低位逐次逼近,直至二者的差别小于最低位量值。逐次逼近转换器有高的转换精度和速度，主要用于数据采集和通信系统。
③ 并行转换器：由比较器阵列组成（图3）。n位数码需要用2n个比较器。输入信号同时送至所有的比较器输入端。然而每个比较器的参考电平都不相同，分为2n个量级，由电阻串分压器供给。输入电压值落入某个量级区间时，此量级以下的比较器输出逻辑"1"信号，而其余的比较器则输出逻辑"0"信号。比较器阵列的输出经过编码电路转换为标准二进制代码输出。并行转换器属于大规模集成。例如，一个双极型10位转换器，它有1024个比较器，包含几万个元件,占用芯片面积约1厘米2。它具有极高的转换速度,主要用于雷达、电视图像和波形存储等高速信息处理系统。
传输特性 数字信息通常是用二进制代码表示；模拟信息通常是用电压或者电流表示。在一些设计中，两种信息之间的转换具有线性关系。图1是三位二进制数－模和模-数转换器的传输特性。它包含8个模拟电平量级与8个数码一一对应。而一个n位二进制代码则对应 2n个模拟量级。在数－模转换器中不能产生两个量级之间的输出电平；在模-数转换器中,处于两个量级之间的模拟输入电平被转换为相同的数码。因而代码的位数 n表征转换器的分辨率，即信息转换的精细程度。
数-模转换 这方面的转换技术主要有 R-2R梯形电阻网络方式与小数二进制权电流方式两种（图2）。并行二进制输入数码的每一位驱动对应的一个开关，使它接地或接输出端，以产生相应的输出电流分量。权电流方式常用于双极型转换器。它允许直接输出电流和采用电流型逻辑电路驱动开关，以获得高的响应速度。R-2R网络方式常用于CMOS转换器。高分辨率转换器常需要同时采用几种技术，以减小芯片的面积和保证有足够的精度。
由于各位输入数码不能同时达到和结束，或者各个开关本身的延迟时间不同，转换过程通常伴随着瞬态尖峰干扰,通常称为"毛刺",须采用一些新的无"毛刺"转换技术以满足某些应用场合的严格要求。
模-数转换 主要有积分式转换、逐次逼近转换和并行比较转换三种。
① 积分式转换器:由积分器、比较器、计数器、时钟发生器和控制电路构成。在几种积分方法中常用双斜率法。积分式转换器具有高的分辨率和低的噪声灵敏度，并且只占用较小的芯片面积。但转换速度低，主要用于数字电压表一类测量仪器。
② 逐次逼近转换器：由比较器、逐次逼近寄存器和数-模转换器构成。它对输入量与数-模转换器的输出量进行比较。后者按时钟节拍从高位到低位逐次逼近,直至二者的差别小于最低位量值。逐次逼近转换器有高的转换精度和速度，主要用于数据采集和通信系统。
③ 并行转换器：由比较器阵列组成（图3）。n位数码需要用2n个比较器。输入信号同时送至所有的比较器输入端。然而每个比较器的参考电平都不相同，分为2n个量级，由电阻串分压器供给。输入电压值落入某个量级区间时，此量级以下的比较器输出逻辑"1"信号，而其余的比较器则输出逻辑"0"信号。比较器阵列的输出经过编码电路转换为标准二进制代码输出。并行转换器属于大规模集成。例如，一个双极型10位转换器，它有1024个比较器，包含几万个元件,占用芯片面积约1厘米2。它具有极高的转换速度,主要用于雷达、电视图像和波形存储等高速信息处理系统。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条