|
|
|
说明：双击或选中下面任意单词，将显示该词的音标、读音、翻译等；选中中文或多个词，将显示翻译。
|
|
|
1) built in concurrent test technique
并行内建自测试
2) BIST
内建自测试
1.
Design of Programmable Memory BIST for Embedded Dual Ports SRAM;
嵌入式双端口SRAM可编程内建自测试结构的设计
2.
Embedded Flash Memory BIST For System-on-a-Chip;
SoC嵌入式flash存储器的内建自测试设计
3.
An All-Digital BIST Scheme for the ADC Test;
全数字的模数转换器内建自测试方案
3) built-in self test
内建自测试
1.
Implementation of quadratic orthogonal demodulation and built-in self test
二次正交解调算法及内建自测试的实现
2.
Aiming at the mixed-signal circuit testing,an integrated built-in self test(BIST) architecture for testing on-chip high speed ADC was presented.
针对混合信号电路的测试问题,提出了一种内建自测试(BIST)结构,分析并给出了如何利用该结构来计算片上高速模数转换器(ADC)的静态参数。
3.
The built-in self test(BIST)method for IP core and the design method for test-oriented IP core are introduced.
介绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法,指出基于IP核的系统芯片(SOC)的测试、验证以及相关性测试具有较大难度,传统的测试和验证方法均难以满足。
4) Build-in self-test
内建自测试
1.
The principle of the SRAM build-in self-test achieving and some advanced algorithms of march are analyzed in details and a typical design method of SRAM BIST is introduced by designing BIST circuits of 16k×32bit SRAM and is implemented on the Altera-EP1S25.
文中介绍了SRAM的典型故障类型和几种常用的测试方法,同时详细分析了嵌入式SRAM存储器内建自测试的实现原理以及几种改进的March算法,另外,以16k×32bitSRAM为例,给出了SRAM内建自测试的一种典型实现,并在Altera-EP1S25上实现。
2.
As a new method of design for testability build-in self-test can prominently improve the testability of the circuits.
内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性。
5) built-in self-test
内建自测试
1.
The Research on Low Power Built-in Self-test Design;
低功耗内建自测试设计方法研究
2.
Study on Built-In Self-Test Methodology for Fault Diagnosis of Mixed-Signal Circuits;
混合信号电路故障诊断的内建自测试（BIST）方法研究
3.
A low power test approach for test or built-in self-test based on arithmetic additive generator is proposed in this paper.
本文提出了一种基于算术加法生成器的测试或内建自测试的低功耗测试方法。
6) built-in self-test(BIST)
内建自测试
1.
To reduce the storage volume of the test data during the built-in self-test(BIST),a new BIST technique based on two dimensional compression of test data is presented.
为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。
2.
This method can be applied in the mixed-signal circuits test and in the Built-In Self-Test(BIST).
利用伪随机序列作为测试激励,通过计算输入输出的互相关函数得到K维特征空间,在特征空间的基础上进行分析,判别电路有无故障,实验证明该方法简单可行,且提高了测试的效率和正确性,适用于模拟及混合信号测试,适用于混合信号电路的内建自测试(BIST)。
3.
The advantagesand means of built-in self-test(BIST) are exhaustively discussed.
分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(MCM)内建自测试的目标、设计和测试方案。
补充资料：宇航火箭发动机自顶向下的并行设计
【摘 要】本文讲述了使用PTC公司的Pro/ENGINEER 2001、Pro/INTRALINK软件，采用自顶向下的并行设计完成了某航天运载器的宇航火箭发动机设计的过程，并介绍了这种设计方法的步骤和优点。 【关键词】设计方法 设计步骤 优势 1 前言 中国航天科工集团第六研究院，是中国第一个固体火箭发动机研制生产基地。30多年来，中国航天科工集团第六研究院共获得近300项国家级和部委级科技成果奖。研制出一批优质的航天产品：我国第一颗人造地球卫星——“东方红一号”使用的运载火箭中的第三级固体发动机就是由该研究院设计；六院研制的上面级发动机——EPKM，1995年两度参与发射卫星，准确地将亚洲二号卫星、艾科斯达一号卫星送入预定轨道；六院研制的铱星变轨发动机，连续7次发射成功，将美国摩托罗拉公司的12颗卫星准确释放在预定轨道。 该宇航火箭发动机为某航天运载器的小型推力火箭发动机，其结构新颖，技术先进。但要求的设计周期只有两周多的时间，时间非常紧迫，如果仍然采用原来的自下向上的二维设计方法，则不可能按时完成设计，必将对某航天运载器的发射造成不良影响。为了满足该宇航火箭发动机的设计要求，我们采用了一种新的设计方法：使用PTC公司的Pro/ENGINEER 2001、Pro/INTRALINK软件，采用自顶向下的并行设计在规定的设计周期内高质量的完成了该宇航火箭发动机的设计，取得了良好的效益。下面，将详细介绍使用PTC公司的Pro/ENGINEER 2001及Pro/INTRALINK软件圆满完成该项目的方法、步骤及优点。 2 设计方法及步骤 使用Pro/ENGINEER 2001、Pro/INTRALINK软件完成了某宇航火箭发动机自顶向下的并行设计，大大提高设计效率及设计质量。其方法及步骤如下。 2.1 确定设计师系统及产品逻辑结构层次 在Pro/INTRALINK中根据设计目的确定产品的逻辑结构层次，形成产品树。并按照设计师系统分别设定设计师的权限。如图1所示。 
图1 产品逻辑结构及相关设计师
2.2 总体设计师确定产品组成、布局和关键尺寸 发动机总体设计师根据某航天运载器的总体要求、发动机性能设计要求，按优化设计原则，确定了发动机的组成结构、关键尺寸以及各分系统接口尺寸，形成了满足产品功能要求的总体设计方案 ；然后在此基础上，通过在Pro/ENGINEER的布局（Layout）中，构建发动机草图，将关键尺寸、接口尺寸定义成变量，给定设计约束条件、关键的设计参数等设计信息，以驱动整个产品的设计、修改；将定位基准根据发动机组成结构定义成变量，以确定产品的装配关系；建立表示部件设计的参数表，表中可以包括注释、全局参数、关系和全局位置信息，以及组件、约束条件、需求以及部件必须怎样才能组合在一起的说明，这些表格可以提供处理尺寸和参数化信息的高级方法，同时，它又促进了部件设计。如图2所示。
说明：补充资料仅用于学习参考，请勿用于其它任何用途。
参考词条
|